專利名稱：一種基帶上下行子幀處理方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及長(zhǎng)期演進(jìn)時(shí)分雙工(LTE-TDD)基站系統(tǒng)技術(shù)，尤指一種LTE-TDD基站側(cè)基帶上下行子幀處理方法及裝置。
背景技術(shù)：
在LTE-TDD系統(tǒng)中，物理上行共享信道(PUSCH)和物理下行共享信道(PDSCH)上下行子幀時(shí)隙在時(shí)間上不完全并行。在LTE-TDD基站實(shí)現(xiàn)過程中，由于上下行I3USCH和PDSCH子幀在時(shí)間上串行排列，如果采用在上下行并行處理，即按照子幀0，1，2，. . .，9順序?qū)ζ溥M(jìn)行處理，往往會(huì)導(dǎo)致基帶處理器空閑率過高，從而降低了處理器的資源利用率。為了提高處理器的資源利用率，本發(fā)明采用同一個(gè)處理器(或處理器陣列)對(duì)上下行子幀進(jìn)行串行處理的方案。針對(duì)這種方案，給出了在最壞情況下上下行子幀處理時(shí)隙的長(zhǎng)度分配和最佳排列方法。相對(duì)于上下行并行的方法，這種串行方法可以得到更寬松的處理時(shí)間?；蛘?，換句話說，對(duì)基帶處理器只需要更低的速度要求

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種基帶上下行子幀處理方法及裝置，能夠降低基帶處理器空閑率，從而提高處理器的資源利用率。為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種基帶上下行子幀處理方法，包括在LTE-TDD系統(tǒng)基站側(cè)，上下行子幀串行處理，并且，每個(gè)子幀的處理時(shí)隙長(zhǎng)度滿足下式所示要求
權(quán)利要求
1.一種基帶上下行子幀處理方法，其特征在于，包括 在LTE-TDD系統(tǒng)基站側(cè)，上下行子幀串行處理，并且，每個(gè)子幀的處理時(shí)隙長(zhǎng)度滿足下式所示要求
2.根據(jù)權(quán)利要求I所述的基帶上下行子幀處理方法，其特征在于，所述上下行子幀串行處理的處理排列順序?yàn)楸編訋?，本幀子幀3，本幀子幀6，本幀子幀4，下幀子幀O，本幀子幀7、本幀子幀8、下幀子幀I,本幀子幀9和下幀子幀5 ； 其中，本幀子幀4與下幀子幀O之間插入長(zhǎng)度至少為IY2的白色時(shí)隙；本幀子幀9與下行子幀5之間插入長(zhǎng)度至少為IY2的白色時(shí)隙。
3.根據(jù)權(quán)利要求2所述的基帶上下行子幀處理方法，其特征在于，所述子幀2、子幀3、子幀4、子幀7、子幀8和子幀9為上行子幀； 子幀O、子幀I、子幀5和子幀6為下行子幀； 子中貞I和子巾貞6為特殊子中貞。
4.一種基帶上下行子幀處理裝置，其特征在于，至少包括串行處理模塊，用于對(duì)上下行子幀進(jìn)行串行處理，且每個(gè)子幀的處理時(shí)隙長(zhǎng)度滿足下式所示要求
5.根據(jù)權(quán)利要求4所述的基帶上下行子幀處理裝置，其特征在于，所述上下行子幀串行處理的處理排列順序?yàn)楸編訋?，本幀子幀3，本幀子幀6，本幀子幀4，下幀子幀O、本幀子幀7、本幀子幀8、下幀子幀I,本幀子幀9和下幀子幀5 ； 其中，本幀上行子幀4與下幀下行子幀O之間插入長(zhǎng)度至少為IY2的白色時(shí)隙；本幀上行子幀9與下幀下行子幀5之間插入長(zhǎng)度至少為IY2的白色時(shí)隙。
全文摘要
本發(fā)明公開了一種基帶上下行子幀處理方法及裝置，在TLE-TDD系統(tǒng)基站側(cè)，上下行子幀串行處理，并且，每個(gè)子幀的處理時(shí)隙長(zhǎng)度滿足所示要求。較佳地，上下行子幀的處理排列順序?yàn)楸編訋?，本幀子幀3，本幀子幀6(子幀S)，本幀子幀4，下幀子幀0，本幀子幀7，本幀子幀8，下幀子幀2(子幀S)，本幀子幀9和下幀子幀5，其中，上行子幀4(或子幀9)與下行下幀子幀0(或下幀子幀5)之間插入一個(gè)長(zhǎng)度至少為TL2的白色時(shí)隙。通過本發(fā)明上下行子幀串行處理的方法，得到了更寬松的處理時(shí)間，換句話說，對(duì)基帶處理器只需要更低的速度要求，從而降低了基帶處理器空閑率，提高了處理器的資源利用率。
文檔編號(hào)H04B7/26GK102647225SQ20111004101
公開日2012年8月22日 申請(qǐng)日期2011年2月17日 優(yōu)先權(quán)日2011年2月17日
發(fā)明者沈承科 申請(qǐng)人:中興通訊股份有限公司