專(zhuān)利名稱(chēng)：Io接口板卡和利用io接口板卡進(jìn)行數(shù)據(jù)傳輸?shù)姆椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及接口板卡技術(shù)，特別涉及一種輸入輸出( ο)接口板卡和利用IO接口板卡進(jìn)行數(shù)據(jù)傳輸?shù)姆椒ā?br> 背景技術(shù)：
在雷達(dá)信號(hào)處理、圖像處理和移動(dòng)通信等領(lǐng)域，完成任何一個(gè)信號(hào)的采集、處理、 存儲(chǔ)、控制及回放，都需要多個(gè)系統(tǒng)或設(shè)備間進(jìn)行相關(guān)的數(shù)據(jù)傳輸、交換、同步等操作，雖然不同系統(tǒng)或設(shè)備間傳輸?shù)臄?shù)據(jù)內(nèi)容和數(shù)據(jù)率等各有不同，但數(shù)據(jù)傳輸?shù)挠布涌诤蛡鬏攨f(xié)議具有一定的標(biāo)準(zhǔn)性和通用性。圖1為現(xiàn)有的IO接口板卡的結(jié)構(gòu)示意圖?，F(xiàn)結(jié)合圖1，對(duì)現(xiàn)有的IO接口板卡進(jìn)行說(shuō)明，具體如下現(xiàn)有的IO接口板卡包括第一接口 10、電平轉(zhuǎn)換芯片11和第二接口 12。其中，電平轉(zhuǎn)換芯片11用以將輸入的差分信號(hào)轉(zhuǎn)換為單端信號(hào)輸出；第一接口 10輸入的為單端信號(hào)，第二接口 12輸出的為差分信號(hào)，則電平轉(zhuǎn)換芯片11可采用DS^LV31芯片；第二接口 12 輸入的為差分信號(hào)，第一接口 10輸出的為單端信號(hào)，則電平轉(zhuǎn)換芯片11可采用DS^LV32 芯片。通過(guò)圖1所示現(xiàn)有的IO接口板卡，能夠?qū)崿F(xiàn)差分信號(hào)到單端信號(hào)的轉(zhuǎn)換?，F(xiàn)有IO接口板卡不能集高速、低速、并口、串口、AD/DA、圖像處理等接口于一體， 往往根據(jù)具體應(yīng)用的需要，對(duì)現(xiàn)有IO接口板卡進(jìn)行設(shè)計(jì)，增加了工作量和設(shè)計(jì)成本，通用性較差。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種IO接口板卡，該板卡能夠提高通用性，降低工作量和設(shè)計(jì)成本。本發(fā)明的目的在于提供一種利用IO接口板卡進(jìn)行數(shù)據(jù)傳輸?shù)姆椒ǎ摲椒軌蛱岣咄ㄓ眯?，降低工作量和設(shè)計(jì)成本。為達(dá)到上述目的，本發(fā)明的技術(shù)方案具體是這樣實(shí)現(xiàn)的一種IO接口板卡，包含電平轉(zhuǎn)換芯片、多個(gè)第一接口和多個(gè)第二接口，該板卡包含第一存儲(chǔ)芯片，連接數(shù)據(jù)處理芯片，保存?zhèn)鬏攨f(xié)議及配置信息；傳輸控制芯片，連接一個(gè)第一接口及數(shù)據(jù)處理芯片；通過(guò)一個(gè)第一接口接收輸入的命令字，對(duì)命令字進(jìn)行解析后，獲得傳輸協(xié)議信息及接口信息，輸出傳輸協(xié)議信息及接口信息至數(shù)據(jù)處理芯片，通過(guò)第一接口，輸出來(lái)自數(shù)據(jù)處理芯片的傳輸狀態(tài)字；數(shù)據(jù)處理芯片，連接至少一個(gè)第一接口，通過(guò)電平轉(zhuǎn)換芯片連接多個(gè)第二接口 ；在板卡上電后，加載第一存儲(chǔ)芯片保存的傳輸協(xié)議及配置信息，完成初始化；根據(jù)來(lái)自傳輸控制芯片的傳輸協(xié)議信息及接口信息，獲得已加載的傳輸協(xié)議，通過(guò)第一接口接收待傳輸數(shù)據(jù)及系統(tǒng)同步信號(hào)，按照傳輸協(xié)議對(duì)待傳輸數(shù)據(jù)進(jìn)行封裝，通過(guò)電平轉(zhuǎn)換芯片，輸出封裝數(shù)據(jù)至與接口信息對(duì)應(yīng)的第二接口，將傳輸狀態(tài)字輸出至傳輸控制芯片；電源模塊，為板卡上的芯片進(jìn)行供電。較佳地，所述第二接口進(jìn)一步將外部輸入的按照傳輸協(xié)議封裝的待傳輸數(shù)據(jù)，通過(guò)電平轉(zhuǎn)換芯片輸出至所述數(shù)據(jù)處理芯片；所述數(shù)據(jù)處理芯片進(jìn)一步按照傳輸協(xié)議，對(duì)來(lái)自第二接口的封裝數(shù)據(jù)進(jìn)行解封裝，將解封裝數(shù)據(jù)輸出至與其連接的第一接口。較佳地，該板卡還包含至少一個(gè)第一光纖接口，連接數(shù)據(jù)處理芯片，將來(lái)自數(shù)據(jù)處理芯片的封裝數(shù)據(jù)轉(zhuǎn)換為光信號(hào)輸出；所述數(shù)據(jù)處理芯片進(jìn)一步根據(jù)接口信息及第一光纖接口的串行數(shù)據(jù)傳輸速率，將封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，輸出編碼后的封裝數(shù)據(jù)至第一光纖接口。較佳地，該板卡還包含至少一個(gè)串行收發(fā)器，連接數(shù)據(jù)處理芯片，按照數(shù)據(jù)處理芯片的串行數(shù)據(jù)傳輸速率及第二光纖接口的串行數(shù)據(jù)傳輸速率，對(duì)封裝數(shù)據(jù)進(jìn)行解碼、并串轉(zhuǎn)換及編碼，輸出編碼后的封裝數(shù)據(jù)至第二光纖接口；至少一個(gè)第二光纖接口，連接串行收發(fā)器，將來(lái)自串行收發(fā)器的封裝數(shù)據(jù)轉(zhuǎn)換為光信號(hào)輸出；所述數(shù)據(jù)處理芯片進(jìn)一步根據(jù)接口信息及第二光纖接口的串行數(shù)據(jù)傳輸速率，對(duì)封裝數(shù)據(jù)進(jìn)行編碼，并行輸出編碼后的封裝數(shù)據(jù)至串行收發(fā)器。較佳地，該板卡還包含網(wǎng)絡(luò)接口，連接網(wǎng)絡(luò)芯片，根據(jù)以太網(wǎng)協(xié)議，將來(lái)自網(wǎng)絡(luò)芯片的待傳輸數(shù)據(jù)輸出至以太網(wǎng)；網(wǎng)絡(luò)芯片，建立網(wǎng)絡(luò)接口與傳輸控制芯片之間的數(shù)據(jù)傳輸通道；所述傳輸控制芯片進(jìn)一步根據(jù)傳輸協(xié)議信息及接口信息，確定與接口信息對(duì)應(yīng)的為網(wǎng)絡(luò)接口，按照傳輸協(xié)議，輸出來(lái)自第一接口的待傳輸數(shù)據(jù)至網(wǎng)絡(luò)芯片。較佳地，該板卡還包含第二存儲(chǔ)芯片，連接傳輸控制芯片，保存擴(kuò)展的傳輸協(xié)議及擴(kuò)展的配置信息；所述傳輸控制芯片進(jìn)一步將來(lái)自第一接口的擴(kuò)展的傳輸協(xié)議及擴(kuò)展的配置信息寫(xiě)入第二存儲(chǔ)芯片；所述數(shù)據(jù)處理芯片進(jìn)一步根據(jù)接收到的傳輸協(xié)議信息及接口信息，從第二存儲(chǔ)芯片中獲得擴(kuò)展的傳輸協(xié)議及擴(kuò)展的配置信息并加載。 上述板卡中，所述第二接口為串行接口、并行接口、模數(shù)轉(zhuǎn)換器ADC模擬輸入接口、數(shù)模轉(zhuǎn)換器DAC輸出接口或Camera Link輸入接口。上述板卡中，所述數(shù)據(jù)處理芯片包含協(xié)議存儲(chǔ)模塊，連接控制模塊，保存控制模塊輸出的傳輸協(xié)議；控制模塊，連接至少一個(gè)第一接口，在板卡上電后，將第一存儲(chǔ)芯片保存的傳輸協(xié)議寫(xiě)入?yún)f(xié)議存儲(chǔ)模塊，利用第一存儲(chǔ)芯片保存的配置信息，完成初始化；根據(jù)來(lái)自傳輸控制芯片的傳輸協(xié)議信息，從協(xié)議存儲(chǔ)模塊讀取傳輸協(xié)議，通過(guò)第一接口接收待傳輸數(shù)據(jù)及系統(tǒng)同步信號(hào)，按照傳輸協(xié)議對(duì)待傳輸數(shù)據(jù)進(jìn)行封裝，根據(jù)接口信息，輸出封裝數(shù)據(jù)至串并轉(zhuǎn)換接口和/或通用接口；通用接口，連接電平轉(zhuǎn)換芯片，將封裝數(shù)據(jù)轉(zhuǎn)換為電信號(hào)輸出至電平轉(zhuǎn)換芯片；串并轉(zhuǎn)換接口，連接第一光纖接口及串行收發(fā)器，根據(jù)第一光纖接口的串行數(shù)據(jù)傳輸速率，將封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，輸出編碼后的封裝數(shù)據(jù)至第一光纖接口，和/ 或根據(jù)第二光纖接口的串行數(shù)據(jù)傳輸速率，將封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，并行地輸出編碼后的封裝數(shù)據(jù)至串行收發(fā)器。—種利用IO接口板卡進(jìn)行數(shù)據(jù)傳輸?shù)姆椒?，該方法包括A、傳輸控制芯片對(duì)來(lái)自第一接口的命令字進(jìn)行解析，獲得傳輸協(xié)議信息及接口信息，并輸出至數(shù)據(jù)處理芯片；B、數(shù)據(jù)處理芯片根據(jù)傳輸協(xié)議信息調(diào)用保存的傳輸協(xié)議，對(duì)來(lái)自第一接口的待傳輸數(shù)據(jù)進(jìn)行封裝，按照來(lái)自第一接口的系統(tǒng)同步信號(hào)及接口信息，確定為第二接口，則輸出封裝數(shù)據(jù)至與接口信息對(duì)應(yīng)的第二接口；C、數(shù)據(jù)處理芯片輸出傳輸狀態(tài)字至傳輸控制芯片，傳輸控制芯片通過(guò)第一接口輸出傳輸狀態(tài)字。 優(yōu)選地，所述步驟B進(jìn)一步包括數(shù)據(jù)處理芯片根據(jù)接口信息確定為第一光纖接口，根據(jù)接口信息及第一光纖接口的串行數(shù)據(jù)傳輸速率，將封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，輸出編碼后的封裝數(shù)據(jù)至第一光纖接口 ；第一光纖接口將封裝數(shù)據(jù)轉(zhuǎn)換為光信號(hào)輸出。優(yōu)選地，所述步驟B進(jìn)一步包括數(shù)據(jù)處理芯片根據(jù)接口信息確定為第二光纖接口，根據(jù)接口信息及第二光纖接口的串行數(shù)據(jù)傳輸速率，對(duì)封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換及編碼，獲得一路編碼后的封裝數(shù)據(jù)；數(shù)據(jù)處理芯片并行地輸出多路編碼后的封裝數(shù)據(jù)至串行收發(fā)器；串行收發(fā)器按照數(shù)據(jù)處理芯片的串行數(shù)據(jù)傳輸速率、及光纖接口的串行數(shù)據(jù)傳輸速率，對(duì)封裝數(shù)據(jù)進(jìn)行解碼、并串轉(zhuǎn)換及編碼，輸出一路編碼后的封裝數(shù)據(jù)至第二光纖接 Π ；第二光纖接口將封裝數(shù)據(jù)轉(zhuǎn)換為光信號(hào)輸出。由上述的技術(shù)方案可見(jiàn)，本發(fā)明提供了一種IO接口板卡及利用IO接口板卡進(jìn)行數(shù)據(jù)傳輸?shù)姆椒ǎ瑐鬏斂刂菩酒瑢?duì)命令字進(jìn)行解析，輸出傳輸協(xié)議信息及接口信息至數(shù)據(jù)處理芯片，數(shù)據(jù)處理芯片對(duì)數(shù)據(jù)進(jìn)行協(xié)議封裝，并將封裝數(shù)據(jù)輸出至命令字對(duì)應(yīng)的接口。采用本發(fā)明的板卡及方法，數(shù)據(jù)處理芯片能夠通過(guò)板卡上的多種接口傳輸數(shù)據(jù)，提高了通用性，也降低了再次開(kāi)發(fā)設(shè)計(jì)的工作量和設(shè)計(jì)成本。


圖1為現(xiàn)有的IO接口板卡的結(jié)構(gòu)示意圖。圖2為本發(fā)明IO接口板卡的結(jié)構(gòu)示意圖。圖3為本發(fā)明IO接口板卡的實(shí)施例一的結(jié)構(gòu)示意圖。圖4為本發(fā)明利用IO接口板卡進(jìn)行數(shù)據(jù)傳輸?shù)姆椒鞒虉D。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案、及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例， 對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。圖2為本發(fā)明IO接口板卡的結(jié)構(gòu)示意圖?，F(xiàn)結(jié)合圖2，對(duì)本發(fā)明IO接口板卡進(jìn)行說(shuō)明，具體如下本發(fā)明的IO接口板卡包括第一接口 10、電平轉(zhuǎn)換芯片11、第二接口 12、第一存儲(chǔ)芯片20、傳輸控制芯片21、數(shù)據(jù)處理芯片22及電源模塊(圖2中未示出)。其中，電源模塊為本發(fā)明的IO接口板上裝設(shè)的任一芯片進(jìn)行供電。第一存儲(chǔ)芯片20連接數(shù)據(jù)處理芯片21，保存?zhèn)鬏攨f(xié)議及配置信息。其中，傳輸協(xié)議為本發(fā)明的IO接口板卡與其他板卡或設(shè)備傳輸數(shù)據(jù)所采用的協(xié)議，比如，源同步傳輸協(xié)議、光纖傳輸協(xié)議、Aurora協(xié)議等；第一存儲(chǔ)芯片20保存的配置信息為對(duì)數(shù)據(jù)處理芯片22 設(shè)置的用以完成數(shù)據(jù)傳輸?shù)某绦蛐畔⒓芭渲眯畔?。傳輸控制芯?1連接第一接口 10及數(shù)據(jù)處理芯片22 ；通過(guò)第一接口 10接收輸入的命令字，對(duì)命令字進(jìn)行解析后，獲得傳輸協(xié)議信息及接口信息，輸出傳輸協(xié)議信息及接口信息至數(shù)據(jù)處理芯片22，通過(guò)第一接口 10，輸出來(lái)自數(shù)據(jù)處理芯片22的傳輸狀態(tài)字。其中，命令字可來(lái)自于與第一接口 10連接的上位機(jī)(圖2中未示出)；傳輸協(xié)議信息及接口信息確定了數(shù)據(jù)處理芯片22輸出數(shù)據(jù)所采用的接口 ；傳輸控制芯片21將傳輸狀態(tài)字通過(guò)第一接口 10輸出至上位機(jī)。數(shù)據(jù)處理芯片22連接至少一個(gè)第一接口 10，通過(guò)電平轉(zhuǎn)換芯片11連接多個(gè)第二接口 12 ；在本發(fā)明的IO接口板卡上電后，加載第一存儲(chǔ)芯片20保存的傳輸協(xié)議及配置信息，完成初始化；根據(jù)來(lái)自傳輸控制芯片21的傳輸協(xié)議信息及接口信息，獲得已加載的傳輸協(xié)議，通過(guò)第一接口 10接收待傳輸數(shù)據(jù)及系統(tǒng)同步信號(hào)，按照傳輸協(xié)議對(duì)待傳輸數(shù)據(jù)進(jìn)行封裝，通過(guò)電平轉(zhuǎn)換芯片11，輸出封裝數(shù)據(jù)至與接口信息對(duì)應(yīng)的第二接口 12，將傳輸狀態(tài)字輸出至傳輸控制芯片21。其中，數(shù)據(jù)處理芯片22可通過(guò)與其連接的一個(gè)第一接口 10接收待傳輸數(shù)據(jù)及系統(tǒng)同步信號(hào)，也可通過(guò)與其連接的多個(gè)第一接口 10中的一個(gè)接口接收系統(tǒng)同步信號(hào)，通過(guò)其余的第一接口 10接收待傳輸數(shù)據(jù)；已加載的傳輸協(xié)議為板卡上電后，保存于數(shù)據(jù)處理芯片22中的來(lái)自第一存儲(chǔ)芯片20的傳輸協(xié)議；系統(tǒng)同步信號(hào)用以保證傳輸數(shù)據(jù)的正確性和準(zhǔn)確性。其中，本發(fā)明的第二接口 12可為串行接口、并行接口、模數(shù)轉(zhuǎn)換器 (Analog-to-Digital Converter, ADC)模擬輸入接口、數(shù)模轉(zhuǎn)換器(Digital-to-Analog Converter，DAC)輸出接口或Camera Link輸入接口。其中，Camera Link為相機(jī)和圖像采集卡間采用的連接協(xié)議。另外，除Camera Link輸入接口之外的第二接口 12，還可將外部輸入的按照傳輸協(xié)議進(jìn)行封裝的待傳輸數(shù)據(jù)，通過(guò)電平轉(zhuǎn)換芯片11輸出至數(shù)據(jù)處理芯片22 ；數(shù)據(jù)處理芯片 22按照傳輸協(xié)議，對(duì)來(lái)自第二接口 12的封裝數(shù)據(jù)進(jìn)行解封裝，將解封裝數(shù)據(jù)輸出至與其連接的第一接口 10，或者數(shù)據(jù)處理芯片22將解封裝數(shù)據(jù)輸出至傳輸控制芯片21，通過(guò)傳輸控制芯片21轉(zhuǎn)發(fā)解封裝數(shù)據(jù)至與傳輸控制芯片21連接的第一接口 10。為了提高通用性，本發(fā)明的10接口板卡還包含至少一個(gè)第一光纖接口 23。數(shù)據(jù)處理芯片22進(jìn)一步根據(jù)接口信息確定為第一光纖接口 23，根據(jù)其自身的串行數(shù)據(jù)傳輸速率及第一光纖接口 23的串行數(shù)據(jù)傳輸速率，將封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，獲得一路編碼后的封裝數(shù)據(jù)，輸出編碼后的封裝數(shù)據(jù)至第一光纖接口 23 ；第一光纖接口 23連接數(shù)據(jù)處理芯片22，將來(lái)自數(shù)據(jù)處理芯片22的編碼后的封裝數(shù)據(jù)轉(zhuǎn)換為光信號(hào)輸出。另外，第一光纖接口 23還進(jìn)一步將外部輸入的光信號(hào)轉(zhuǎn)換為封裝數(shù)據(jù)，輸出封裝數(shù)據(jù)至數(shù)據(jù)處理芯片22 ；數(shù)據(jù)處理芯片22對(duì)來(lái)自第一光纖接口 23的封裝數(shù)據(jù)進(jìn)行解碼、 串并轉(zhuǎn)換及解封裝，獲得待傳輸數(shù)據(jù)并輸出至與其連接的第一接口 10。為了提高通用性，本發(fā)明的IO接口板卡還包含至少一個(gè)串行收發(fā)器M及至少一個(gè)第二光纖接口 25;其中，串行收發(fā)器M的數(shù)量與第二光纖接口 25的數(shù)量相同。數(shù)據(jù)處理芯片22根據(jù)接口信息確定為第二光纖接口 25，根據(jù)其自身的串行數(shù)據(jù)傳輸速率及第二光纖接口 25的串行數(shù)據(jù)傳輸速率，在內(nèi)部對(duì)封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換及編碼，獲得一路編碼后的封裝數(shù)據(jù)，并行地輸出多路編碼后的封裝數(shù)據(jù)至串行收發(fā)器M。其中，數(shù)據(jù)處理芯片22的串行數(shù)據(jù)傳輸速率遠(yuǎn)低于第二光纖接口 25的串行數(shù)據(jù)傳輸速率，則需要串行收發(fā)器對(duì)改變串行數(shù)據(jù)傳輸速率，比如，數(shù)據(jù)處理芯片22在內(nèi)部先對(duì)多位并行發(fā)送的待傳輸數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換，獲得一路串行數(shù)據(jù)，傳輸速率可為3. 125(ibpS，再并行地輸出多路編碼后的封裝數(shù)據(jù)，比如4路3. 125Gbps的串行數(shù)據(jù)，串行收發(fā)器M將4路并行數(shù)據(jù)轉(zhuǎn)換為1路串行數(shù)據(jù)，傳輸速率為10. 3125(ibpS。串行收發(fā)器M連接數(shù)據(jù)處理芯片22，按照數(shù)據(jù)處理芯片22的串行數(shù)據(jù)傳輸速率及第二光纖接口 25的串行數(shù)據(jù)傳輸速率，對(duì)封裝數(shù)據(jù)進(jìn)行解碼、并串轉(zhuǎn)換及編碼，輸出編碼后的封裝數(shù)據(jù)至第二光纖接口 25。其中，串行收發(fā)器M將數(shù)據(jù)處理芯片22輸出的多路并行數(shù)據(jù)轉(zhuǎn)換為一路串行數(shù)據(jù)，以便串行數(shù)據(jù)的傳輸速率滿(mǎn)足第二光纖接口 25的要求。第二光纖接口 25連接串行收發(fā)器對(duì)，將來(lái)自串行收發(fā)器M的編碼后的封裝數(shù)據(jù)轉(zhuǎn)換為光信號(hào)輸出。為了提高通用性，本發(fā)明的IO接口板卡還包含網(wǎng)絡(luò)芯片沈和網(wǎng)絡(luò)接口 27。傳輸控制芯片21根據(jù)傳輸協(xié)議信息及接口信息，確定與接口信息對(duì)應(yīng)的為網(wǎng)絡(luò)接口 27，按照傳輸協(xié)議，輸出來(lái)自第一接口 10的待傳輸數(shù)據(jù)至網(wǎng)絡(luò)芯片26。傳輸控制芯片 21還進(jìn)一步將來(lái)自網(wǎng)絡(luò)芯片沈的網(wǎng)絡(luò)數(shù)據(jù)，通過(guò)與其連接的用以傳輸數(shù)據(jù)的第一接口 10 輸出至該系統(tǒng)的其他板卡或設(shè)備。其中，傳輸控制芯片21中保存有PCI總線(xiàn)協(xié)議、串行RapidIO協(xié)議及以太網(wǎng)協(xié)議；PCI總線(xiàn)協(xié)議用以與第一接口 10連接的上位機(jī)進(jìn)行命令字和傳輸狀態(tài)字的交互；串行 RapidIO協(xié)議用以與第一接口 10連接的系統(tǒng)內(nèi)的其他板卡進(jìn)行數(shù)據(jù)的交互；以太網(wǎng)協(xié)議用以與網(wǎng)絡(luò)芯片沈進(jìn)行網(wǎng)絡(luò)數(shù)據(jù)交互。網(wǎng)絡(luò)芯片沈建立網(wǎng)絡(luò)接口 27與傳輸控制芯片21之間的數(shù)據(jù)傳輸通道。網(wǎng)絡(luò)接口 27連接網(wǎng)絡(luò)芯片26，根據(jù)以太網(wǎng)協(xié)議，將來(lái)自網(wǎng)絡(luò)芯片沈的待傳輸數(shù)據(jù)輸出至以太網(wǎng)。網(wǎng)絡(luò)接口 27還進(jìn)一步將來(lái)自以太網(wǎng)的網(wǎng)絡(luò)數(shù)據(jù)輸出至網(wǎng)絡(luò)芯片26。為了提高通用性和可擴(kuò)展性，本發(fā)明的IO接口板卡還包含第二存儲(chǔ)芯片觀(guān)。傳輸控制芯片22將來(lái)自第一接口 10的擴(kuò)展的傳輸協(xié)議及擴(kuò)展的配置信息寫(xiě)入第二存儲(chǔ)芯片28。其中，擴(kuò)展的傳輸協(xié)議及擴(kuò)展的配置信息可來(lái)自于上位機(jī)或該IO接口板卡所在系統(tǒng)內(nèi)的其他板卡。
第二存儲(chǔ)芯片觀(guān)連接傳輸控制芯片21，保存擴(kuò)展的傳輸協(xié)議及擴(kuò)展的配置信息。 其中，擴(kuò)展的傳輸協(xié)議及擴(kuò)展的配置信息可為與第一光纖接口 23、第二光纖接口 25及網(wǎng)絡(luò)接口 27對(duì)應(yīng)的傳輸協(xié)議及配置信息，還可為在本發(fā)明IO接口板卡上增設(shè)的接口所采用的傳輸協(xié)議及配置信息，在此不再贅述。數(shù)據(jù)處理芯片21根據(jù)接收到的傳輸協(xié)議信息及接口信息，確定其未保存與傳輸協(xié)議信息對(duì)應(yīng)的傳輸協(xié)議，則從第二存儲(chǔ)芯片觀(guān)中獲得擴(kuò)展的傳輸協(xié)議及擴(kuò)展的配置信息并加載。對(duì)于包含了第一光纖接口 23和第二光纖接口 M的IO接口板卡，數(shù)據(jù)處理芯片22 包含協(xié)議存儲(chǔ)模塊221、控制模塊222、通用接口 223及串并轉(zhuǎn)換接口 224。協(xié)議存儲(chǔ)模塊221連接控制模塊222，保存控制模塊222輸出的傳輸協(xié)議?？刂颇K222連接至少一個(gè)第一接口 10，在本發(fā)明的IO接口板卡上電后，將第一存儲(chǔ)芯片20保存的傳輸協(xié)議寫(xiě)入?yún)f(xié)議存儲(chǔ)模塊221，利用第一存儲(chǔ)芯片20保存的配置信息，完成初始化；根據(jù)來(lái)自傳輸控制芯片21的傳輸協(xié)議信息，從協(xié)議存儲(chǔ)模塊221讀取傳輸協(xié)議，通過(guò)第一接口 10接收待傳輸數(shù)據(jù)及系統(tǒng)同步信號(hào)，按照傳輸協(xié)議對(duì)待傳輸數(shù)據(jù)進(jìn)行封裝，根據(jù)接口信息，輸出封裝數(shù)據(jù)至串并轉(zhuǎn)換接口 2M和/或通用接口 223。通用接口 223連接電平轉(zhuǎn)換芯片11，將封裝數(shù)據(jù)轉(zhuǎn)換為電信號(hào)輸出至電平轉(zhuǎn)換芯片11，通過(guò)電平轉(zhuǎn)換芯片11輸出封裝數(shù)據(jù)至與接口信息對(duì)應(yīng)的第二接口 12。串并轉(zhuǎn)換接口 2M連接第一光纖接口 23及串行收發(fā)器M，在根據(jù)接口信息確定為第一光纖接口 23時(shí)，根據(jù)數(shù)據(jù)處理芯片22的串行數(shù)據(jù)傳輸速率和第一光纖接口 23的串行數(shù)據(jù)傳輸速率，將多位并行傳輸?shù)姆庋b數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，獲得一路串行傳輸?shù)木幋a后的封裝數(shù)據(jù)，輸出編碼后的封裝數(shù)據(jù)至第一光纖接口 23，在根據(jù)接口信息確定為第二光纖接口 25時(shí)，根據(jù)數(shù)據(jù)處理芯片22的串行數(shù)據(jù)傳輸速率和第二光纖接口 25的串行數(shù)據(jù)傳輸速率，將多位并行傳輸?shù)姆庋b數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，獲得一路串行傳輸?shù)木幋a后的封裝數(shù)據(jù)，并行地輸出多路編碼后的封裝數(shù)據(jù)至串行收發(fā)器M。圖3為本發(fā)明IO接口板卡的實(shí)施例一的結(jié)構(gòu)示意圖?，F(xiàn)結(jié)合圖3，對(duì)本發(fā)明實(shí)施例一的IO接口板卡進(jìn)行說(shuō)明，具體如下該實(shí)施例的IO接口板卡包含作為傳輸控制芯片21的數(shù)字信號(hào)處理(Digital Signal Processing,DSP)芯片、作為數(shù)據(jù)處理芯片22的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)芯片、4 個(gè)作為第一光纖接口 23的SFP(small form-factor pluggables)光纖接口、4個(gè)作為第二光纖接口 25 的 XFP(10gigabit small form-factor pluggables)光纖接口、1 個(gè)作為第二接口 12的RS422/485并口、1個(gè)作為第二接口 12的低壓差分信號(hào)(LVDS)并口、1個(gè)作為第二接口 12的TTL并口、1個(gè)作為第二接口 12的Camera Link輸入接口、4個(gè)作為第二接口 12的RS232串口、2個(gè)作為第二接口 12的控制器局域網(wǎng)協(xié)議(CAN)接口、1個(gè)作為第二接口 12的155 接口、一個(gè)作為網(wǎng)絡(luò)接口 27的千兆以太網(wǎng)接口、作為第二接口 12的多路ADC模擬輸入接口、作為第二接口 12的多路DAC輸出接口、作為第一存儲(chǔ)芯片20的可編程只讀存儲(chǔ)器(PR0M)、作為第二存儲(chǔ)芯片觀(guān)的復(fù)雜可編程邏輯器件(CPLD)芯片、作為串行收發(fā)器 24的串行G比特收發(fā)器、作為網(wǎng)絡(luò)芯片沈的PHY芯片及作為第一接口 10的Jl、J3、J4和 J5。其中，153 為美國(guó)空軍電子子系統(tǒng)聯(lián)網(wǎng)的總線(xiàn)標(biāo)準(zhǔn)；RS232，RS422，RS485為串行傳輸協(xié)議；PHY為以太網(wǎng)物理層接口芯片。
其中，傳輸控制芯片21中保存的傳輸協(xié)議包括PCI總線(xiàn)協(xié)議、串行RapidIO協(xié)議及千兆以太網(wǎng)協(xié)議；第一存儲(chǔ)芯片20中保存的傳輸協(xié)議包括源同步傳輸協(xié)議、光纖通道 (Fiber Channel)傳輸協(xié)議、Aurora協(xié)議和自定義等多種傳輸協(xié)議；J1、J3、J4和J5為CPCI 6U標(biāo)準(zhǔn)板型的板卡上的接口。其中，Aurora為xilinx公司研發(fā)的一傳輸協(xié)議。Jl用于標(biāo)準(zhǔn)PCI連接；J3被設(shè)置為1組4*SRI0接口，用以傳輸系統(tǒng)其他板卡與 DSP芯片交互的數(shù)據(jù)，還將系統(tǒng)同步信號(hào)輸出至FPGA芯片；J4和J5可作為差分源同步接口，用以傳輸系統(tǒng)其他板卡與FPGA芯片交互的數(shù)據(jù)。4個(gè)SFP光纖接口每路的最高串行傳輸速率為6. 5(ibpS，支持Fiber Channel協(xié)議、 Aurora協(xié)議或自定義等多種傳輸協(xié)議。4個(gè)XFP光纖接口每路的最高串行傳輸速率為10. 3125(ibps，可支持10(ΛΕ和自定義等傳輸協(xié)議。DSP芯片可支持EMAC外設(shè)接口，連接PHY芯片后擴(kuò)展得到千兆以太網(wǎng)接口 ；DSP芯片采用TMS320C6455，其包含的DDRIII接口掛接512MB的DDRII SDRAM組，其包含的EMAC/ MDIO外設(shè)接口連接PHY芯片，其包含的EMIFA接口掛接FPGA，傳輸帶寬可達(dá)800MBps。FPGA 芯片可采用 XC6VLX130T，內(nèi)嵌 IOG EMAC, XAUI, Aurora 等多種軟核、以及 20 個(gè)GTX硬核，每個(gè)GTX支持多種傳輸協(xié)議，最大串行傳輸速率達(dá)6. 5(ibpS。4路SFP光纖接口直接和FPGA的4個(gè)GTX相連；來(lái)自系統(tǒng)的其他板卡的待傳輸數(shù)據(jù)通過(guò)連接FPGA芯片的可作為差分源同步接口的J4和/或J5，送入FPGA芯片，F(xiàn)PGA芯片的控制模塊221先對(duì)待傳輸數(shù)據(jù)做協(xié)議封裝，將封裝數(shù)據(jù)送入GTX接口，F(xiàn)PGA芯片調(diào)用 Aurora軟核或FiberCharmel軟核，在GTX上實(shí)現(xiàn)光纖傳輸協(xié)議，GTX完成封裝數(shù)據(jù)的并串轉(zhuǎn)換、8B/10B編碼及添加CRC校驗(yàn)碼后，將處理后的封裝數(shù)據(jù)送入SFP光纖接口，SFP光纖接口將以電信號(hào)形式傳輸?shù)姆庋b數(shù)據(jù)轉(zhuǎn)化為光信號(hào)后，經(jīng)光纖傳輸出去。4路XFP光纖接口中的每一路XFP光纖接口，通過(guò)1個(gè)串行G比特收發(fā)器 TLK10021，連接FPGA芯片的4個(gè)GTX接口。其中，TLK10021用于FPGA芯片的XAUI軟核所確定的并行數(shù)據(jù)和XFP光纖接口所確定的串行數(shù)據(jù)間的轉(zhuǎn)換；每個(gè)XAUI需要4個(gè)GTX接口做物理層支持，每個(gè)GTX接口的串行傳輸速率為3. 125Gbps, XFP光纖接口的串行傳輸速率達(dá) 10. 3125Gbps，則 TLK10021 需要完成 4*3. 125Gbps 并口數(shù)據(jù)和 10. 3125Gbps 串口數(shù)據(jù)的轉(zhuǎn)換。具體地，來(lái)自系統(tǒng)其他板卡的待傳輸數(shù)據(jù)通過(guò)連接FPGA芯片的作為差分源同步接口的J4和/或J5，輸入至FPGA芯片，F(xiàn)PGA芯片內(nèi)的控制模塊222對(duì)待傳輸數(shù)據(jù)進(jìn)行協(xié)議封裝，輸出封裝數(shù)據(jù)至XAUI和GTX接口，控制模塊222在XAUI上層調(diào)用10G EMAC核以實(shí)現(xiàn) IOGbE傳輸協(xié)議，4個(gè)GTX輸出8B/10B編碼后的數(shù)據(jù)，即4路3. 125Gbps并行數(shù)據(jù)，并行傳輸?shù)姆庋b數(shù)據(jù)經(jīng)TLK10021做8B/10B解碼、并串轉(zhuǎn)換和64B/66B編碼，最后按10. 3125Gbps 速率送入XFP光纖接口，XFP光纖接口模塊將以電信號(hào)形式傳輸?shù)拇齻鬏敂?shù)據(jù)轉(zhuǎn)化為光信號(hào)后，經(jīng)光纖傳輸出去。Camera Link輸入接口利用其包含的DS90CI^88A芯片，將來(lái)自系統(tǒng)的其他板卡或外部輸入的4路LVDS串行數(shù)據(jù)轉(zhuǎn)化為28比特TTL并口數(shù)據(jù)，然后送入FPGA芯片；該接口可以配置為FULL模式、MEDIUM模式或BASE模式，以實(shí)現(xiàn)板間高速圖像數(shù)據(jù)傳輸，傳輸速率可達(dá)四7. 5MBpSo
1
RS422并口、LVDS并口、TTL并口通過(guò)電平轉(zhuǎn)換芯片11，將待傳輸數(shù)據(jù)轉(zhuǎn)換為T(mén)TL 電平后送入FPGA芯片；上述并口可以配置為l*32bit或2*16bit兩種形式，并行數(shù)據(jù)傳輸速率可達(dá)80MBps。RS232串口可通過(guò)2片MAX3232電平轉(zhuǎn)換芯片，將RS232電平轉(zhuǎn)換為T(mén)TL電平后數(shù)據(jù)送入FPGA芯片；該串口可實(shí)現(xiàn)4路全雙工的低速串行數(shù)據(jù)傳輸，每路傳輸速率可達(dá) 256Kbps οCAN接口包含CAN獨(dú)立控制器SJA1000T和CAN收發(fā)器PCA820C250,實(shí)現(xiàn)CAN電平的轉(zhuǎn)換；該接口可實(shí)現(xiàn)2路全雙工的低速串行數(shù)據(jù)傳輸，傳輸速率為1Mbps。155 接口可采用61580芯片實(shí)現(xiàn)協(xié)議的轉(zhuǎn)換，該接口的傳輸速率為1Mbps。千兆以太網(wǎng)接口通過(guò)PHY芯片連接到TMS320C6455的EMAC/MDI0接口，可實(shí)現(xiàn) IGbE網(wǎng)絡(luò)數(shù)據(jù)傳輸，傳輸速率為60Mbps。ADC模擬輸入接口可選用1片AD7266芯片，最多實(shí)現(xiàn)12路模擬輸入，采樣率為 2MSPS，有效位數(shù)為12bit。DAC輸出接口可利用3片DAC8801實(shí)現(xiàn)最多12路模擬輸出，變換率為2MSPS，有效位數(shù)為14bit。本發(fā)明實(shí)施例一的IO接口板卡可以實(shí)現(xiàn)基于光纖的高速串行數(shù)據(jù)傳輸、低速串行數(shù)據(jù)傳輸、低速并行數(shù)據(jù)傳輸、高速圖像數(shù)據(jù)傳輸、模擬數(shù)據(jù)傳輸以及狀態(tài)控制等信息的交互，可實(shí)現(xiàn)的電平協(xié)議包括RS232、RS422/485、CAN、1553B、LVDS, TTL，可支持的傳輸協(xié)議包括1(ΛΕ、10(ΛΕ、Fiber Channel、Aurora等傳輸協(xié)議，此板卡可方便的作為通用數(shù)據(jù)傳輸 IO接口板，應(yīng)用于信號(hào)處理系統(tǒng)中，實(shí)現(xiàn)系統(tǒng)間的數(shù)據(jù)傳輸和信息互換。圖4為本發(fā)明利用IO接口板卡進(jìn)行數(shù)據(jù)傳輸?shù)姆椒鞒虉D?，F(xiàn)結(jié)合圖4，對(duì)本發(fā)明利用IO接口板卡進(jìn)行數(shù)據(jù)傳輸?shù)姆椒ㄟM(jìn)行說(shuō)明，具體如下步驟40 傳輸控制芯片對(duì)來(lái)自第一接口的命令字進(jìn)行解析，獲得傳輸協(xié)議信息及接口信息，并輸出至數(shù)據(jù)處理芯片；該傳輸協(xié)議信息和接口信息對(duì)應(yīng)于連接數(shù)據(jù)處理芯片22的接口。步驟41 數(shù)據(jù)處理芯片根據(jù)傳輸協(xié)議信息及接口信息，輸出待傳輸數(shù)據(jù)至與接口信息對(duì)應(yīng)的接口；該步驟包括步驟411，數(shù)據(jù)處理芯片22判斷接口信息對(duì)應(yīng)的接口類(lèi)型，如果為第二接口 12，執(zhí)行步驟412，如果為第一光纖接口 23，執(zhí)行步驟413，如果為第二光纖接口 25， 執(zhí)行步驟414 ；步驟412，數(shù)據(jù)處理芯片22對(duì)來(lái)自第一接口 10的待傳輸數(shù)據(jù)進(jìn)行封裝，按照來(lái)自第一接口 10的系統(tǒng)同步信號(hào)及接口信息，輸出封裝數(shù)據(jù)至與接口信息對(duì)應(yīng)的第二接口 12 ；步驟413，數(shù)據(jù)處理芯片22根據(jù)接口信息及第一光纖接口 23的串行數(shù)據(jù)傳輸速率，將封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，獲得一路串行傳輸?shù)木幋a后的封裝數(shù)據(jù)，輸出編碼后的封裝數(shù)據(jù)至第一光纖接口 23 ；步驟414，數(shù)據(jù)處理芯片22根據(jù)接口信息及第二光纖接口 25的串行數(shù)據(jù)傳輸速率，對(duì)封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，獲得一路串行傳輸?shù)木幋a后的封裝數(shù)據(jù)，并行地輸出多路編碼后的封裝數(shù)據(jù)至串行收發(fā)器M。數(shù)據(jù)處理芯片22可根據(jù)判斷結(jié)果，執(zhí)行步驟412、步驟413及步驟414中的任意一個(gè)或任意多個(gè)步驟。步驟42 與接口信息對(duì)應(yīng)的接口傳輸待傳輸數(shù)據(jù)；
該步驟包括第二接口 12輸出通過(guò)電平轉(zhuǎn)換芯片11接收到的封裝數(shù)據(jù)，和/或第一光纖接口 23將編碼后的封裝數(shù)據(jù)轉(zhuǎn)換為光信號(hào)輸出，和/或串行收發(fā)器M按照數(shù)據(jù)處理芯片的串行數(shù)據(jù)傳輸速率、及光纖接口的串行數(shù)據(jù)傳輸速率，對(duì)封裝數(shù)據(jù)進(jìn)行解碼、并串轉(zhuǎn)換及編碼，輸出編碼后的封裝數(shù)據(jù)至第二光纖接口 25，第二光纖接口 25將編碼后的封裝數(shù)據(jù)轉(zhuǎn)換為光信號(hào)輸出。步驟43 數(shù)據(jù)處理芯片輸出傳輸狀態(tài)字至傳輸控制芯片，傳輸控制芯片通過(guò)第一接口輸出傳輸狀態(tài)字。步驟40之前進(jìn)一步包括數(shù)據(jù)處理芯片在板卡上電后，加載第一存儲(chǔ)芯片保存的傳輸協(xié)議及配置信息，完成初始化。若步驟40中的命令字包含的傳輸協(xié)議信息和接口信息若對(duì)應(yīng)于網(wǎng)絡(luò)接口，則傳輸控制芯片21直接將待傳輸數(shù)據(jù)通過(guò)網(wǎng)絡(luò)芯片沈，輸出至網(wǎng)絡(luò)接口 27。本發(fā)明的上述較佳實(shí)施例中，在現(xiàn)有的通用板卡的基礎(chǔ)上，增加了用以控制傳輸?shù)膫鬏斂刂菩酒坝靡詫⒋齻鬏敂?shù)據(jù)轉(zhuǎn)發(fā)至相應(yīng)接口的數(shù)據(jù)處理芯片，不僅提高了通用性和可擴(kuò)展性，而且在上述板卡的基礎(chǔ)上增加新的接口，可降低工作量和設(shè)計(jì)成本。綜上所述，以上為本發(fā)明的較佳實(shí)施例，并非用來(lái)限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種IO接口板卡，包含電平轉(zhuǎn)換芯片、多個(gè)第一接口和多個(gè)第二接口，其特征在于， 該板卡包含第一存儲(chǔ)芯片，連接數(shù)據(jù)處理芯片，保存?zhèn)鬏攨f(xié)議及配置信息；傳輸控制芯片，連接一個(gè)第一接口及數(shù)據(jù)處理芯片；通過(guò)一個(gè)第一接口接收輸入的命令字，對(duì)命令字進(jìn)行解析后，獲得傳輸協(xié)議信息及接口信息，輸出傳輸協(xié)議信息及接口信息至數(shù)據(jù)處理芯片，通過(guò)第一接口，輸出來(lái)自數(shù)據(jù)處理芯片的傳輸狀態(tài)字；數(shù)據(jù)處理芯片，連接至少一個(gè)第一接口，通過(guò)電平轉(zhuǎn)換芯片連接多個(gè)第二接口 ；在板卡上電后，加載第一存儲(chǔ)芯片保存的傳輸協(xié)議及配置信息，完成初始化；根據(jù)來(lái)自傳輸控制芯片的傳輸協(xié)議信息及接口信息，獲得已加載的傳輸協(xié)議，通過(guò)第一接口接收待傳輸數(shù)據(jù)及系統(tǒng)同步信號(hào)，按照傳輸協(xié)議對(duì)待傳輸數(shù)據(jù)進(jìn)行封裝，通過(guò)電平轉(zhuǎn)換芯片，輸出封裝數(shù)據(jù)至與接口信息對(duì)應(yīng)的第二接口，將傳輸狀態(tài)字輸出至傳輸控制芯片；電源模塊，為板卡上的芯片進(jìn)行供電。
2.根據(jù)權(quán)利要求1所述的板卡，其特征在于，所述第二接口進(jìn)一步將外部輸入的按照傳輸協(xié)議封裝的待傳輸數(shù)據(jù)，通過(guò)電平轉(zhuǎn)換芯片輸出至所述數(shù)據(jù)處理芯片；所述數(shù)據(jù)處理芯片進(jìn)一步按照傳輸協(xié)議，對(duì)來(lái)自第二接口的封裝數(shù)據(jù)進(jìn)行解封裝，將解封裝數(shù)據(jù)輸出至與其連接的第一接口。
3.根據(jù)權(quán)利要求1所述的板卡，其特征在于，該板卡還包含至少一個(gè)第一光纖接口，連接數(shù)據(jù)處理芯片，將來(lái)自數(shù)據(jù)處理芯片的封裝數(shù)據(jù)轉(zhuǎn)換為光信號(hào)輸出；所述數(shù)據(jù)處理芯片進(jìn)一步根據(jù)接口信息及第一光纖接口的串行數(shù)據(jù)傳輸速率，將封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，輸出編碼后的封裝數(shù)據(jù)至第一光纖接口。
4.根據(jù)權(quán)利要求3所述的板卡，其特征在于，該板卡還包含至少一個(gè)串行收發(fā)器，連接數(shù)據(jù)處理芯片，按照數(shù)據(jù)處理芯片的串行數(shù)據(jù)傳輸速率及第二光纖接口的串行數(shù)據(jù)傳輸速率，對(duì)封裝數(shù)據(jù)進(jìn)行解碼、并串轉(zhuǎn)換及編碼，輸出編碼后的封裝數(shù)據(jù)至第二光纖接口；至少一個(gè)第二光纖接口，連接串行收發(fā)器，將來(lái)自串行收發(fā)器的封裝數(shù)據(jù)轉(zhuǎn)換為光信號(hào)輸出；所述數(shù)據(jù)處理芯片進(jìn)一步根據(jù)接口信息及第二光纖接口的串行數(shù)據(jù)傳輸速率，對(duì)封裝數(shù)據(jù)進(jìn)行編碼，并行輸出編碼后的封裝數(shù)據(jù)至串行收發(fā)器。
5.根據(jù)權(quán)利要求1或2所述的板卡，其特征在于，該板卡還包含網(wǎng)絡(luò)接口，連接網(wǎng)絡(luò)芯片，根據(jù)以太網(wǎng)協(xié)議，將來(lái)自網(wǎng)絡(luò)芯片的待傳輸數(shù)據(jù)輸出至以太網(wǎng)；網(wǎng)絡(luò)芯片，建立網(wǎng)絡(luò)接口與傳輸控制芯片之間的數(shù)據(jù)傳輸通道；所述傳輸控制芯片進(jìn)一步根據(jù)傳輸協(xié)議信息及接口信息，確定與接口信息對(duì)應(yīng)的為網(wǎng)絡(luò)接口，按照傳輸協(xié)議，輸出來(lái)自第一接口的待傳輸數(shù)據(jù)至網(wǎng)絡(luò)芯片。
6.根據(jù)權(quán)利要求1或2所述的板卡，其特征在于，該板卡還包含第二存儲(chǔ)芯片，連接傳輸控制芯片，保存擴(kuò)展的傳輸協(xié)議及擴(kuò)展的配置信息；所述傳輸控制芯片進(jìn)一步將來(lái)自第一接口的擴(kuò)展的傳輸協(xié)議及擴(kuò)展的配置信息寫(xiě)入第二存儲(chǔ)芯片；所述數(shù)據(jù)處理芯片進(jìn)一步根據(jù)接收到的傳輸協(xié)議信息及接口信息，從第二存儲(chǔ)芯片中獲得擴(kuò)展的傳輸協(xié)議及擴(kuò)展的配置信息并加載。
7.根據(jù)權(quán)利要求1或2所述的板卡，其特征在于，所述第二接口為串行接口、并行接口、 模數(shù)轉(zhuǎn)換器ADC模擬輸入接口、數(shù)模轉(zhuǎn)換器DAC輸出接口或Camera Link輸入接口。
8.根據(jù)權(quán)利要求4所述的板卡，其特征在于，所述數(shù)據(jù)處理芯片包含協(xié)議存儲(chǔ)模塊，連接控制模塊，保存控制模塊輸出的傳輸協(xié)議；控制模塊，連接至少一個(gè)第一接口，在板卡上電后，將第一存儲(chǔ)芯片保存的傳輸協(xié)議寫(xiě)入?yún)f(xié)議存儲(chǔ)模塊，利用第一存儲(chǔ)芯片保存的配置信息，完成初始化；根據(jù)來(lái)自傳輸控制芯片的傳輸協(xié)議信息，從協(xié)議存儲(chǔ)模塊讀取傳輸協(xié)議，通過(guò)第一接口接收待傳輸數(shù)據(jù)及系統(tǒng)同步信號(hào)，按照傳輸協(xié)議對(duì)待傳輸數(shù)據(jù)進(jìn)行封裝，根據(jù)接口信息，輸出封裝數(shù)據(jù)至串并轉(zhuǎn)換接口和/或通用接口；通用接口，連接電平轉(zhuǎn)換芯片，將封裝數(shù)據(jù)轉(zhuǎn)換為電信號(hào)輸出至電平轉(zhuǎn)換芯片；串并轉(zhuǎn)換接口，連接第一光纖接口及串行收發(fā)器，根據(jù)第一光纖接口的串行數(shù)據(jù)傳輸速率，將封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，輸出編碼后的封裝數(shù)據(jù)至第一光纖接口，和/或根據(jù)第二光纖接口的串行數(shù)據(jù)傳輸速率，將封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，并行地輸出編碼后的封裝數(shù)據(jù)至串行收發(fā)器。
9.一種利用IO接口板卡進(jìn)行數(shù)據(jù)傳輸?shù)姆椒?，其特征在于，該方法包括A、傳輸控制芯片對(duì)來(lái)自第一接口的命令字進(jìn)行解析，獲得傳輸協(xié)議信息及接口信息， 并輸出至數(shù)據(jù)處理芯片；B、數(shù)據(jù)處理芯片根據(jù)傳輸協(xié)議信息調(diào)用保存的傳輸協(xié)議，對(duì)來(lái)自第一接口的待傳輸數(shù)據(jù)進(jìn)行封裝，按照來(lái)自第一接口的系統(tǒng)同步信號(hào)及接口信息，確定為第二接口，則輸出封裝數(shù)據(jù)至與接口信息對(duì)應(yīng)的第二接口；C、數(shù)據(jù)處理芯片輸出傳輸狀態(tài)字至傳輸控制芯片，傳輸控制芯片通過(guò)第一接口輸出傳輸狀態(tài)字。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述步驟B進(jìn)一步包括數(shù)據(jù)處理芯片根據(jù)接口信息確定為第一光纖接口，根據(jù)接口信息及第一光纖接口的串行數(shù)據(jù)傳輸速率，將封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換和編碼，輸出編碼后的封裝數(shù)據(jù)至第一光纖接 Π ；第一光纖接口將封裝數(shù)據(jù)轉(zhuǎn)換為光信號(hào)輸出。
11.根據(jù)權(quán)利要求9或10所述的方法，其特征在于，所述步驟B進(jìn)一步包括數(shù)據(jù)處理芯片根據(jù)接口信息確定為第二光纖接口，根據(jù)接口信息及第二光纖接口的串行數(shù)據(jù)傳輸速率，對(duì)封裝數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換及編碼，獲得一路編碼后的封裝數(shù)據(jù)；數(shù)據(jù)處理芯片并行地輸出多路編碼后的封裝數(shù)據(jù)至串行收發(fā)器；串行收發(fā)器按照數(shù)據(jù)處理芯片的串行數(shù)據(jù)傳輸速率、及光纖接口的串行數(shù)據(jù)傳輸速率，對(duì)封裝數(shù)據(jù)進(jìn)行解碼、并串轉(zhuǎn)換及編碼，輸出一路編碼后的封裝數(shù)據(jù)至第二光纖接口 ；第二光纖接口將封裝數(shù)據(jù)轉(zhuǎn)換為光信號(hào)輸出。
全文摘要
本發(fā)明提供了一種IO接口板卡及利用IO接口板卡進(jìn)行數(shù)據(jù)傳輸?shù)姆椒ǎ蹇ㄉ系膫鬏斂刂菩酒ㄟ^(guò)一個(gè)第一接口接收輸入的命令字，對(duì)命令字進(jìn)行解析后，獲得傳輸協(xié)議信息及接口信息，輸出傳輸協(xié)議信息及接口信息至數(shù)據(jù)處理芯片；數(shù)據(jù)處理芯片在板卡上電后，加載第一存儲(chǔ)芯片保存的傳輸協(xié)議及配置信息，完成初始化；根據(jù)傳輸協(xié)議信息及接口信息，獲得已加載的傳輸協(xié)議，通過(guò)第一接口接收待傳輸數(shù)據(jù)及系統(tǒng)同步信號(hào)，按照傳輸協(xié)議對(duì)待傳輸數(shù)據(jù)進(jìn)行封裝，通過(guò)電平轉(zhuǎn)換芯片，輸出封裝數(shù)據(jù)至與接口信息對(duì)應(yīng)的第二接口，將傳輸狀態(tài)字輸出至傳輸控制芯片。采用本發(fā)明的板卡及方法，能夠提高通用性，降低工作量和設(shè)計(jì)成本。
文檔編號(hào)H04L1/00GK102510322SQ20111028209
公開(kāi)日2012年6月20日 申請(qǐng)日期2011年9月20日 優(yōu)先權(quán)日2011年9月20日
發(fā)明者張順利, 方秋均, 袁愛(ài)英, 陳小霞 申請(qǐng)人:北京雷久科技有限責(zé)任公司