專利名稱：實(shí)時(shí)高清視頻發(fā)送器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬電子技術(shù)領(lǐng)域，涉及一種實(shí)時(shí)高清視頻數(shù)據(jù)發(fā)送器。
背景技術(shù)：
視頻發(fā)送器，是目前視頻處理系統(tǒng)的設(shè)計(jì)、研發(fā)生產(chǎn)中不可缺少的部分。按信號(hào)輸入接口的不同可分為，S端子(S-Video)、分量視頻接口( 3RCA)、BNC接口、RCN接口、VGA接 □ , DVI 接□，HDMI 接口?，F(xiàn)有的發(fā)送器由于受速度和容量的限制，一般都不支持全高清視頻的發(fā)送，并且只具有視頻的發(fā)送的功能，根據(jù)視頻輸出要求進(jìn)行相應(yīng)的處理。

發(fā)明內(nèi)容
本發(fā)明所解決的技術(shù)問(wèn)題是提供一種高清視頻的實(shí)時(shí)發(fā)送，可以支持高清視頻信號(hào)的視頻發(fā)送器，其發(fā)送速度快，并且可做為視頻矩陣中的一個(gè)輸出節(jié)點(diǎn)，支持多路視頻信號(hào)的輸出，有效解決現(xiàn)有視頻發(fā)送器對(duì)高清高速視頻發(fā)送的問(wèn)題的實(shí)時(shí)高清視頻發(fā)送器。
為解決上述的技術(shù)問(wèn)題，本發(fā)明采用的技術(shù)方案為
一種實(shí)時(shí)高清視頻數(shù)據(jù)發(fā)送器，其特殊之處在于包括以太網(wǎng)模塊、數(shù)據(jù)存儲(chǔ)模塊、數(shù)據(jù)輸出轉(zhuǎn)換模塊、視頻接口、中央控制模塊；交換機(jī)發(fā)送過(guò)來(lái)的視頻數(shù)據(jù)經(jīng)以太網(wǎng)接口模塊傳輸?shù)綌?shù)據(jù)處理模塊，數(shù)據(jù)處理模塊根據(jù)中央控制模塊傳輸?shù)闹噶钐幚砗蟮囊曨l數(shù)據(jù)傳輸?shù)綌?shù)據(jù)存儲(chǔ)模塊，再經(jīng)過(guò)數(shù)據(jù)輸出轉(zhuǎn)換模塊的轉(zhuǎn)換最后通過(guò)視頻接口發(fā)送到顯示終端。上述的數(shù)據(jù)存儲(chǔ)模塊包括輸入數(shù)據(jù)緩存單元、數(shù)據(jù)緩沖存儲(chǔ)單元、輸出數(shù)據(jù)緩存單元，數(shù)據(jù)存儲(chǔ)模塊由輸入數(shù)據(jù)緩存單元、數(shù)據(jù)緩沖存儲(chǔ)單元、輸出數(shù)據(jù)緩存單元依次連接構(gòu)成。上述的輸入數(shù)據(jù)緩存單元、數(shù)據(jù)緩沖存儲(chǔ)單元的電路芯片為Xilinx公司 Spartan6 胃歹[|的 xc6slx45。上述的數(shù)據(jù)存儲(chǔ)模塊的芯片為MT47H64M16HR。上述的以太網(wǎng)接口控制模塊的電路芯片為88E1111。
上述的視頻源接口為DVI接口。上述的數(shù)據(jù)輸出轉(zhuǎn)換模塊的電路芯片為TI公司的TFP410。上述的視頻源接口為HDMI接口。
上述的數(shù)據(jù)輸出轉(zhuǎn)換模塊的電路芯片為TMDS141。本發(fā)明相對(duì)于傳統(tǒng)的視頻發(fā)送器，具有如下優(yōu)點(diǎn)和效果
1、最高支持可達(dá)1080P的全高清視頻數(shù)據(jù)的發(fā)送，以滿足各種不同類型數(shù)據(jù)接收終端的需求。2、支持實(shí)時(shí)視頻信號(hào)傳送和處理。3、支持多點(diǎn)對(duì)多點(diǎn)的矩陣規(guī)劃視頻輸出接口。


圖1為本發(fā)明的原理框圖2為本發(fā)明的以太網(wǎng)模塊電路原理圖； 圖3為本發(fā)明的數(shù)據(jù)存儲(chǔ)模塊電路原理圖； 圖4為本發(fā)明的中央控制模塊流程圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明
參見(jiàn)圖1，本發(fā)明依次連接的以太網(wǎng)接口控制模塊，數(shù)據(jù)處理模塊，數(shù)據(jù)存儲(chǔ)模塊，數(shù)據(jù)輸出轉(zhuǎn)換模塊以及中央控制模塊。其中以太網(wǎng)接口控制模塊負(fù)責(zé)本系統(tǒng)與其它節(jié)點(diǎn)之間的通信和視頻數(shù)據(jù)的傳送。視數(shù)據(jù)存儲(chǔ)模塊包括輸入數(shù)據(jù)緩存單元、數(shù)據(jù)緩沖存儲(chǔ)單元、輸出數(shù)據(jù)緩存單元。輸入數(shù)據(jù)緩存單元、數(shù)據(jù)緩沖存儲(chǔ)單元可以保證不同速度的模塊間數(shù)據(jù)的正確傳輸。數(shù)據(jù)緩沖存儲(chǔ)單元用來(lái)存儲(chǔ)從其它節(jié)點(diǎn)發(fā)送過(guò)來(lái)的視頻數(shù)據(jù)。當(dāng)視頻數(shù)據(jù)達(dá)到設(shè)定的數(shù)據(jù)量后，經(jīng)數(shù)據(jù)輸出轉(zhuǎn)換模塊解碼，視頻數(shù)據(jù)變換為適合于對(duì)應(yīng)接口的視頻信號(hào)輸出。參見(jiàn)圖2，以太網(wǎng)接口模塊，它是整個(gè)裝置的通信接口，用來(lái)實(shí)現(xiàn)裝置與PC機(jī)控制消息的交互，也是是系統(tǒng)的數(shù)據(jù)傳輸接口，用來(lái)裝置與其它視頻節(jié)點(diǎn)之間的視頻數(shù)據(jù)的傳輸。以太網(wǎng)接口模塊采用的PHY芯片為88E1111，使用全雙工工作模式，自適應(yīng)傳輸速度，支持最高IG的傳輸速度。參見(jiàn)圖3，數(shù)據(jù)存儲(chǔ)模塊包括輸入數(shù)據(jù)緩沖單元、數(shù)據(jù)存儲(chǔ)單元和輸出數(shù)據(jù)緩沖單元。數(shù)據(jù)存儲(chǔ)模塊主要采用DDR2實(shí)現(xiàn)，其工作頻率與像素時(shí)鐘頻率不同，因而在輸入轉(zhuǎn)換模塊與數(shù)據(jù)存儲(chǔ)模塊之間要加入輸入數(shù)據(jù)緩沖單元來(lái)保證數(shù)據(jù)的完整性。其中輸出/輸出數(shù)據(jù)緩沖單元采用FPGA內(nèi)部雙口 RAM實(shí)現(xiàn)。數(shù)據(jù)緩沖存儲(chǔ)單元采用DDR2實(shí)現(xiàn)，它是整個(gè)設(shè)計(jì)的關(guān)鍵。數(shù)據(jù)的存儲(chǔ)緩沖是信號(hào)處理中通常會(huì)遇到的問(wèn)題。視頻信號(hào)的緩沖，由于其數(shù)據(jù)量大，使得對(duì)存儲(chǔ)器的容量和速度都提出了比較高的要求。當(dāng)系統(tǒng)工作在1 600X1 200060 Hz的最大分辨率時(shí)，存儲(chǔ)一幀數(shù)據(jù)所需的容量是d0=l 600X1 200X3 B=5. 49 MB, 此時(shí)的數(shù)據(jù)率為d=d0X60=3 . 59 MB/s，這要求存儲(chǔ)器具有大容量和足夠快的速度。采用 DDR2的乒乓操作既可以滿足視頻數(shù)據(jù)大容量的要求，又能滿足速度上的要求，是一種較好的方案。上述的中央控制模塊的電路芯片為Xilinx公司Spartan6系列的xc6slx45。上述的輸入數(shù)據(jù)緩存單元、數(shù)據(jù)緩沖存儲(chǔ)單元的電路芯片為Xilinx公司 Spartan6 胃歹[|的 xc6slx45。上述的數(shù)據(jù)存儲(chǔ)模塊的芯片為MT47H64M16HR。上述的以太網(wǎng)接口控制模塊的電路芯片為88E1111。上述的數(shù)據(jù)輸出轉(zhuǎn)換模塊，當(dāng)視頻源接口為DVI接口時(shí)，其電路芯片為TI公司的TFP410。數(shù)據(jù)輸出轉(zhuǎn)換模塊用來(lái)將M位并行數(shù)據(jù)轉(zhuǎn)換為4路串行信號(hào)，使用的芯片為 TFP410，該芯片支持最高165 MHz的像素時(shí)鐘，即對(duì)應(yīng)1 600X1 200060 Hz的分辨率。當(dāng)視頻源接口為HDMI接口時(shí)，數(shù)據(jù)輸出轉(zhuǎn)換模塊使用的芯片為TMDS141，該芯片支持2. 5Gbps 的信號(hào)傳輸率，支持1080P的分辨率。視頻數(shù)據(jù)傳輸期，HDMI數(shù)據(jù)線上傳送視頻像素信號(hào)，視頻信號(hào)經(jīng)過(guò)編碼，生成3路(即3個(gè)TMDS數(shù)據(jù)信息通道，每路8位)共M位的視頻數(shù)據(jù)流，輸入到HDMI發(fā)射器中。M位像素的視頻信號(hào)通過(guò)最小化傳輸差分信號(hào)通道傳輸，將每通道8位的信號(hào)編碼轉(zhuǎn)換為10位，在每個(gè)10位像素時(shí)鐘周期傳送一個(gè)最小化的信號(hào)序列， 視頻信號(hào)被調(diào)制為最小化傳輸差分的數(shù)據(jù)信號(hào)傳送出去，最后到接受器中接收。接收的數(shù)據(jù)將寫入視頻數(shù)據(jù)存儲(chǔ)模塊。 參見(jiàn)圖4，中央控制器采用基于FPGA的嵌入式系統(tǒng)Microblaze，主要負(fù)責(zé)各模塊配置，控制各模塊工作狀態(tài)，上位機(jī)控制消息的分析，控制數(shù)據(jù)處理方法，視頻數(shù)據(jù)源個(gè)數(shù)， 發(fā)送本機(jī)工作狀態(tài)。系統(tǒng)上電后，中央控制器首先完成對(duì)DDR、以太網(wǎng)控制器，以及其他外設(shè)的配置。然后等待上位機(jī)消息。當(dāng)收到上位機(jī)控制消息時(shí)，中央控制器會(huì)對(duì)控制消息進(jìn)行分析，確定視頻數(shù)量源個(gè)數(shù)、視頻處理方式以及視頻輸出個(gè)數(shù)與位置。再將分析后的消息傳送到相應(yīng)的功能。
權(quán)利要求
1.一種實(shí)時(shí)高清視頻數(shù)據(jù)發(fā)送器，其特征在于包括以太網(wǎng)模塊、數(shù)據(jù)存儲(chǔ)模塊、數(shù)據(jù)輸出轉(zhuǎn)換模塊、視頻接口、中央控制模塊；交換機(jī)發(fā)送過(guò)來(lái)的視頻數(shù)據(jù)經(jīng)以太網(wǎng)接口模塊傳輸?shù)綌?shù)據(jù)處理模塊，數(shù)據(jù)處理模塊根據(jù)中央控制模塊傳輸?shù)闹噶钐幚砗蟮囊曨l數(shù)據(jù)傳輸?shù)綌?shù)據(jù)存儲(chǔ)模塊，再經(jīng)過(guò)數(shù)據(jù)輸出轉(zhuǎn)換模塊的轉(zhuǎn)換最后通過(guò)視頻接口發(fā)送到顯示終端。
2.根據(jù)權(quán)利要求1所述的一種實(shí)時(shí)高清視頻數(shù)據(jù)發(fā)送器，其特征在于所述的數(shù)據(jù)存儲(chǔ)模塊包括輸入數(shù)據(jù)緩存單元、數(shù)據(jù)緩沖存儲(chǔ)單元、輸出數(shù)據(jù)緩存單元，數(shù)據(jù)存儲(chǔ)模塊由輸入數(shù)據(jù)緩存單元、數(shù)據(jù)緩沖存儲(chǔ)單元、輸出數(shù)據(jù)緩存單元依次連接構(gòu)成。
3.根據(jù)權(quán)利要求1或2所述的一種實(shí)時(shí)高清視頻數(shù)據(jù)發(fā)送器，其特征在于所述的上述的輸入數(shù)據(jù)緩存單元、數(shù)據(jù)緩沖存儲(chǔ)單元的電路芯片為Xilinx公司Spartane系列的 xc6slx450
4.根據(jù)權(quán)利要求1或2所述的一種實(shí)時(shí)高清視頻數(shù)據(jù)發(fā)送器，其特征在于所述的數(shù)據(jù)存儲(chǔ)模塊的芯片為MT47H64M16HR。
5.根據(jù)權(quán)利要求1或2所述的一種實(shí)時(shí)高清視頻數(shù)據(jù)發(fā)送器，其特征在于所述的以太網(wǎng)接口控制模塊的電路芯片為88E1111。
6.根據(jù)權(quán)利要求1或2所述的一種實(shí)時(shí)高清視頻數(shù)據(jù)發(fā)送器，其特征在于所述的視頻源接口為DVI接口。
7.根據(jù)權(quán)利要求6所述的一種實(shí)時(shí)高清視頻數(shù)據(jù)發(fā)送器，其特征在于所述的數(shù)據(jù)輸出轉(zhuǎn)換模塊的電路芯片為TI公司的TFP410。
8.根據(jù)權(quán)利要求1或2所述的一種實(shí)時(shí)高清視頻數(shù)據(jù)發(fā)送器，其特征在于所述的視頻源接口為HDMI接口。
9.根據(jù)權(quán)利要求8所述的一種實(shí)時(shí)高清視頻數(shù)據(jù)發(fā)送器，其特征在于所述的數(shù)據(jù)輸出轉(zhuǎn)換模塊的電路芯片為TMDS141。
全文摘要
本發(fā)明涉及一種實(shí)時(shí)高清視頻數(shù)據(jù)發(fā)送器?，F(xiàn)有的發(fā)送器由于受速度和容量的限制，一般都不支持全高清視頻的發(fā)送，并且只具有視頻的發(fā)送的功能，根據(jù)視頻輸出要求進(jìn)行相應(yīng)的處理。本發(fā)明包括以太網(wǎng)模塊、數(shù)據(jù)存儲(chǔ)模塊、數(shù)據(jù)輸出轉(zhuǎn)換模塊、視頻接口、中央控制模塊；交換機(jī)發(fā)送過(guò)來(lái)的視頻數(shù)據(jù)經(jīng)以太網(wǎng)接口模塊傳輸?shù)綌?shù)據(jù)處理模塊，數(shù)據(jù)處理模塊根據(jù)中央控制模塊傳輸?shù)闹噶钐幚砗蟮囊曨l數(shù)據(jù)傳輸?shù)綌?shù)據(jù)存儲(chǔ)模塊，再經(jīng)過(guò)數(shù)據(jù)輸出轉(zhuǎn)換模塊的轉(zhuǎn)換最后通過(guò)視頻接口發(fā)送到顯示終端。本發(fā)明最高支持可達(dá)1080P的全高清視頻數(shù)據(jù)的發(fā)送，以滿足各種不同類型數(shù)據(jù)接收終端的需求。
文檔編號(hào)H04N5/765GK102420964SQ20111039179
公開(kāi)日2012年4月18日 申請(qǐng)日期2011年12月1日 優(yōu)先權(quán)日2011年12月1日
發(fā)明者呂寧 申請(qǐng)人:呂寧