專利名稱：一種遙感相機(jī)高速圖像傳輸系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及空間探測技術(shù)領(lǐng)域，具體涉及一種遙感相機(jī)高速圖像傳輸系統(tǒng)。
背景技術(shù)：
在航天遙感領(lǐng)域，為了獲得較大視場和高分辨率的圖像，需要將多片高速、高像素 CCD進(jìn)行拼接；同時(shí)為了進(jìn)一步提高CCD器件的輸出速率，CCD器件廠商將視頻輸出設(shè)計(jì)為多個(gè)通道并行輸出的方式。這樣就導(dǎo)致航天遙感相機(jī)前端CCD量化后的數(shù)據(jù)不僅速度快， 而且輸出通道多，傳輸數(shù)據(jù)量大。采用傳統(tǒng)的數(shù)據(jù)傳輸技術(shù)無法實(shí)現(xiàn)，物理層接口無法滿足數(shù)據(jù)的傳輸速度，并且由于傳輸通道的增多引起傳輸導(dǎo)線數(shù)量的增加導(dǎo)致系統(tǒng)功耗、噪聲也隨之增加。

發(fā)明內(nèi)容
本發(fā)明提供一種遙感相機(jī)高速圖像傳輸系統(tǒng)，滿足航天遙感相機(jī)前端數(shù)據(jù)量大、 速率快和傳輸通道多的要求。一種遙感相機(jī)高速圖像傳輸系統(tǒng)，該系統(tǒng)包括FPGA處理控制單元、高速串行解串系統(tǒng)和光收發(fā)模塊；多路CXD視頻信號(hào)經(jīng)視頻處理單元量化后輸入至FPGA處理控制單元， 所述FPGA處理控制單元對量化后的數(shù)據(jù)進(jìn)行處理、整合生成被高速串行解串系統(tǒng)接收的 16位并行數(shù)據(jù)，所述高速串行解串系統(tǒng)中的一片高速串行解串器將16位并行數(shù)據(jù)轉(zhuǎn)化成高速串行LVDS信號(hào)，并將高速LVDS串行信號(hào)傳輸至光收發(fā)模塊，所述光收發(fā)模塊將高速串行信號(hào)轉(zhuǎn)化為光信號(hào)通過光纖傳輸，高速串行解串系統(tǒng)中的另一片高速串行解串器將16 位并行數(shù)據(jù)轉(zhuǎn)化成高速的LVDS信號(hào)傳輸。本發(fā)明的有益效果本發(fā)明所述的高速圖像傳輸系統(tǒng)克服了傳統(tǒng)并行傳輸方式傳輸導(dǎo)線數(shù)量多、功耗大和噪聲大的缺點(diǎn)；可保證航天遙感相機(jī)前端大數(shù)據(jù)量、高速度和多通道數(shù)據(jù)穩(wěn)定可靠、無誤碼的傳輸。


圖1為本發(fā)明所述的一種遙感相機(jī)高速圖像傳輸系統(tǒng)的原理示意圖；圖2為本發(fā)明所述的一種遙感相機(jī)高速圖像傳輸系統(tǒng)中高速并行處理控制單元 FPGA的數(shù)字阻抗控制設(shè)置示意圖。
具體實(shí)施例方式結(jié)合圖1和圖2說明本實(shí)施方式，一種遙感相機(jī)高速圖像傳輸系統(tǒng)，該系統(tǒng)包括 FPGA處理控制單元、高速串行解串系統(tǒng)、光收發(fā)模塊和光纖，將前端M路CCD視頻信號(hào)經(jīng)前置放大后，送入視頻處理電路進(jìn)行AD量化(量化位數(shù)為N)，量化后共M*N位并行數(shù)據(jù)輸入到FPGA處理控制單元，F(xiàn)PGA處理控制單元對并行數(shù)據(jù)的處理、整合并生成滿足高速串行解串器輸入要求的16位并行數(shù)據(jù)流的功能。高速串行解串系統(tǒng)把16位并行數(shù)據(jù)轉(zhuǎn)化成高速
3的串行LVDS發(fā)送系統(tǒng)接收的高速串行信號(hào)，其中的一片高速串行解串器將轉(zhuǎn)化后的LVDS 高速串行信號(hào)輸出給光收發(fā)模塊，由其經(jīng)過電光轉(zhuǎn)換變成光信號(hào)通過光纖傳輸出去，另外一片高速串行解串器直接輸出LVDS信號(hào)進(jìn)行向外傳輸。本實(shí)施方式所述的光纖和串行LVDS發(fā)送系統(tǒng)傳輸相同的數(shù)據(jù)，互為熱備份。本實(shí)施方式所述的FPGA處理控制單元是整個(gè)系統(tǒng)的控制核心，F(xiàn)PGA處理控制單元采用Xilinx公司出品的XQ2VP40芯片；主要功能前端數(shù)據(jù)的整合處理；控制TLK2711A 工作實(shí)現(xiàn)串行并行信號(hào)和LVDS信號(hào)的相互轉(zhuǎn)換；其中FPGA和串化解串器之間利用FPGA中的數(shù)字控制阻抗功能實(shí)現(xiàn)源端阻抗匹配。本實(shí)施方式所述的串行解串器選用TLK2711A，串行解串器實(shí)現(xiàn)16位并行信號(hào)與 1. 6到2. 5Gbps的串行LVDS信號(hào)的相互轉(zhuǎn)換。TLK2711A是TI公司推出的1. 6到2. 5Gbps 高速串行解串器，主要完成數(shù)據(jù)的高速并串和串并轉(zhuǎn)化功能，適用于超高速雙向點(diǎn)對點(diǎn)數(shù)據(jù)傳輸系統(tǒng)。主要包括如下功能模塊串并轉(zhuǎn)換單元、并串轉(zhuǎn)換單元、時(shí)鐘合成與恢復(fù)單元、8B/10B編碼/解碼單元、comma檢測功能單元、偽隨機(jī)序列發(fā)生和驗(yàn)證單元以及鎖相環(huán)等。TLK2711A以輸入并行數(shù)據(jù)頻率20倍頻的速率將16位并行數(shù)據(jù)轉(zhuǎn)換成LVDS串行輸出。輸入頻率范圍是80 125MHz，輸出為1. 6GHz 2. 5GHz的LVDS差分信號(hào)。光收發(fā)模塊用來把高速差分電信號(hào)轉(zhuǎn)換成光信號(hào)通過光纖傳輸出去，在此選用的是住友公司生產(chǎn)的 SCM64^-GR-DW系列光收發(fā)模塊?？蓚鬏?55Mbps 2. 5Gbps的信號(hào)，滿足設(shè)計(jì)要求。所述 TLK2711A輸出信號(hào)為1. 6GHz 2. 5GHz的高速LVDS信號(hào)，差分LVDS電纜選用阻抗為50 Ω 同軸電纜作為傳輸線纜，PCB上差分線阻抗設(shè)計(jì)為單端50 Ω保證阻抗連續(xù)。本實(shí)施方式所述的圖像傳輸系統(tǒng)中的信號(hào)完整性采用嚴(yán)格的阻抗匹配控制；信號(hào)完整性的好壞，不僅影響傳輸系統(tǒng)的性能，而且也影響整個(gè)系統(tǒng)的信號(hào)完整性，例如對前端視頻AD電路造成影響。系統(tǒng)中的高速信號(hào)主要集中在串行解串器TLK2711A前后，設(shè)計(jì)的重點(diǎn)是阻抗匹配。阻抗的不匹配會(huì)產(chǎn)生反射，會(huì)減弱信號(hào)并增加共模噪聲，線路上的共模噪聲將得不到差分線路磁場的抵消而產(chǎn)生電磁輻射。結(jié)合圖2說明本實(shí)施方式，所述串行解串器TLK271IA輸入為80 125ΜΗζΜΗζ的并行信號(hào)，F(xiàn)PGA和串行解串器之間采用源端阻抗匹配。在FPGA和串行解串器之間的阻抗匹配采用了 FPGA中的DCI (數(shù)字控制阻抗)功能。隨著FPGA設(shè)計(jì)速度的不斷提高，信號(hào)完整性問題越來越突出。為了保證高速信號(hào)的信號(hào)整性，通常需要在PCB上進(jìn)行阻抗匹配，以減小信號(hào)的反射和振蕩。盡管大量的匹配電阻保證了信號(hào)的完整性，但也增加了 PCB板的布線復(fù)雜度和成本。通過使用DCI (數(shù)控阻抗匹配技術(shù))，可以在Virtex-II系列FPGA內(nèi)部實(shí)現(xiàn)阻抗匹配，從而大幅度減少匹配電阻的數(shù)量，提高板級(jí)系統(tǒng)的穩(wěn)定性，并降低設(shè)計(jì)復(fù)雜度和減少設(shè)計(jì)成本。通過設(shè)置VRN和VRP管腳的外接電阻，可以實(shí)現(xiàn)不同阻值的阻抗匹配。
權(quán)利要求
1.一種遙感相機(jī)高速圖像傳輸系統(tǒng)，其特征是，該系統(tǒng)包括FPGA處理控制單元、高速串行解串系統(tǒng)和光收發(fā)模塊；多路C⑶視頻信號(hào)經(jīng)視頻處理單元量化后輸入至FPGA處理控制單元，所述FPGA處理控制單元對量化后的數(shù)據(jù)進(jìn)行處理、整合生成被高速串行解串系統(tǒng)接收的16位并行數(shù)據(jù)，所述高速串行解串系統(tǒng)中的一片高速串行解串器將16位并行數(shù)據(jù)轉(zhuǎn)化成高速串行LVDS信號(hào)，并將高速串行LVDS信號(hào)傳輸至光收發(fā)模塊，所述光收發(fā)模塊將高速串行信號(hào)轉(zhuǎn)化為光信號(hào)通過光纖傳輸，高速串行解串系統(tǒng)中的另一片高速串行解串器將16位并行數(shù)據(jù)轉(zhuǎn)化成高速的LVDS信號(hào)傳輸。
2.根據(jù)權(quán)利要求1所述的一種遙感相機(jī)高速圖像傳輸系統(tǒng)，其特征在于，所述FPGA處理控制單元和高速串行解串器采用FPGA內(nèi)的DCI實(shí)現(xiàn)阻抗匹配功能。
3.根據(jù)權(quán)利要求2所述的一種遙感相機(jī)高速圖像傳輸系統(tǒng)，其特征在于，在DCI上設(shè)置 VRN和VRP管腳的外接電阻，實(shí)現(xiàn)不同阻值的阻抗匹配。
4.根據(jù)權(quán)利要求1所述的一種遙感相機(jī)高速圖像傳輸系統(tǒng)，其特征在于，所述光纖和 LVDS傳輸相同的數(shù)據(jù)，并且光纖和LVDS互為熱備份。
全文摘要
一種遙感相機(jī)高速圖像傳輸系統(tǒng)，涉及空間探測技術(shù)領(lǐng)域，滿足航天遙感相機(jī)前端數(shù)據(jù)量大、速率快和傳輸通道多的要求。本系統(tǒng)采用FPGA強(qiáng)大的高速并行處理能力，將前端多通道的CCD數(shù)字量化后的M*N位的并行數(shù)據(jù)整合為兩路16位數(shù)據(jù)輸出。采用串化解串技術(shù)，減少了傳輸導(dǎo)線和連接器的數(shù)量。采用串行LVDS和光纖傳輸，克服了傳統(tǒng)并行傳輸方式傳輸導(dǎo)線數(shù)量多、功耗大和噪聲大的缺點(diǎn)。為保證系統(tǒng)的信號(hào)完整性，LVDS傳輸采用單端50歐姆的阻抗匹配，F(xiàn)PGA和串化解串器之間利用FPGA中的數(shù)字控制阻抗功能實(shí)現(xiàn)源端阻抗匹配。系統(tǒng)可穩(wěn)定、可靠、無誤碼的傳輸航天遙感圖像數(shù)據(jù)，傳輸速度達(dá)1.6GHz～2.5GHz。
文檔編號(hào)H04N7/22GK102420979SQ20111044930
公開日2012年4月18日 申請日期2011年12月29日 優(yōu)先權(quán)日2011年12月29日
發(fā)明者呂寶林, 曲洪豐, 王曉東 申請人:中國科學(xué)院長春光學(xué)精密機(jī)械與物理研究所