專利名稱：跳頻收發(fā)器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種具有跳頻通信功能的無線收發(fā)裝置，即一種跳頻收發(fā)器，屬于無線通信領(lǐng)域。
背景技術(shù)：
跳頻技術(shù)，是指用偽隨機(jī)碼序列進(jìn)行頻移鍵控，使載波頻率不斷跳變而擴(kuò)展頻譜的一種方法，它具有抗衰落、抗多徑、抗干擾和提高頻譜利用率等特點。跳頻通信系統(tǒng)由跳頻指令發(fā)生器、頻率合成器和射頻模塊構(gòu)成。傳統(tǒng)的跳頻系統(tǒng)將這三部分集成在一起，只能用于特定的通信系統(tǒng)，用戶無法對其進(jìn)行擴(kuò)展，也無法改變該跳頻系統(tǒng)的技術(shù)指標(biāo)，這樣跳頻系統(tǒng)就沒有通用性了。

實用新型內(nèi)容實用新型目的本實用新型提供一種通用性好的跳頻收發(fā)器。技術(shù)方案一種跳頻收發(fā)器，包括數(shù)據(jù)和控制接口、發(fā)送端DDS電路、接收端DDS 電路、混頻電路、濾波放大電路、模數(shù)變換電路和射頻接口 ；所述數(shù)據(jù)和控制接口分別與發(fā)送端DDS電路和接收端DDS電路相連；所述發(fā)送端DDS電路輸出的跳頻信號送入所述射頻接口 ；所述接收端DDS電路和所述射頻接口作為混頻電路的兩個輸入信號端與混頻電路相連；所述混頻電路、所述濾波放大電路和所述模數(shù)變換電路依次相連，以便對信號進(jìn)行濾波放大和模數(shù)變換處理；所述模數(shù)變換電路與數(shù)據(jù)和控制接口相連，使得數(shù)字信號可以輸出到FPGA進(jìn)行后續(xù)處理。在發(fā)送信號時，通過發(fā)送端DDS電路將傳送過來的數(shù)據(jù)變?yōu)樘l后的波形，然后通過射頻接口送到射頻模塊進(jìn)行發(fā)送。在接收信號時，從射頻模塊出來的信號通過射頻接口送入混頻電路進(jìn)行混頻?；祛l電路的本振信號由接收端DDS電路提供，其頻率由FPGA通過數(shù)據(jù)和控制接口進(jìn)行控制，以對應(yīng)發(fā)送端的跳頻頻率?；祛l后產(chǎn)生的中頻信號經(jīng)過濾波放大電路進(jìn)行帶通濾波和信號放大，之后信號送入模數(shù)變換電路進(jìn)行采樣量化，使得模擬信號變?yōu)閿?shù)字信號，然后通過數(shù)據(jù)和控制接口送入FPGA進(jìn)行后續(xù)處理。整個跳頻收發(fā)器通過射頻接口將中頻信號輸出到用戶自己擴(kuò)展的射頻模塊，或者通過射頻接口接收用戶自己擴(kuò)展的射頻模塊輸出的中頻信號，通過數(shù)據(jù)和控制接口接收來自用戶自己擴(kuò)展的FPGA中的控制命令，同時與用戶自己擴(kuò)展的FPGA進(jìn)行數(shù)據(jù)交互。所述接收端DDS電路和發(fā)送端DDS電路的芯片為AD9952芯片。所述混頻電路的芯片為LT5512芯片。所述濾波放大電路的芯片為LT1568芯片。所述模數(shù)變換電路的芯片為AD9244芯片。所述模數(shù)變換電路、發(fā)送端DDS電路和接收端DDS電路通過電壓變換電路供電；所述電壓變換電路采用的芯片為LT1086芯片和LT1085芯片。有益效果本實用新型所提供的跳頻收發(fā)器，將跳頻通信系統(tǒng)的關(guān)鍵模塊集成在一起，做成一個通用平臺，對外提供連接到射頻模塊和FPGA模塊的接口。用戶只需要將自己設(shè)計的射頻模塊和FPGA模塊連接到本實用新型即可組成滿足用戶需求的跳頻系統(tǒng)，通用性好。

圖1為本實用新型實施例的系統(tǒng)框圖；圖2為圖1中發(fā)送端DDS電路原理圖；圖3為圖1中接收端DDS電路原理圖；圖4為圖1中混頻電路原理圖；圖5為圖1中濾波放大電路原理圖；圖6為圖1中模數(shù)變換電路原理圖；圖7為圖1中電壓變換電路原理圖。
具體實施方式
以下結(jié)合附圖和具體實施例，進(jìn)一步闡明本實用新型。在圖1中，數(shù)據(jù)和控制接口與發(fā)送端DDS電路相連，發(fā)送端DDS電路輸出的跳頻信號送入射頻模塊的射頻接口。數(shù)據(jù)和控制接口與接收端DDS電路相連，接收端DDS電路和射頻接口與混頻電路相連作為混頻電路的兩個輸入信號，混頻電路、濾波放大電路和模數(shù)變換電路依次相連以便對信號進(jìn)行濾波放大和模數(shù)變換處理。模數(shù)變換電路與數(shù)據(jù)和控制接口相連，使得數(shù)字信號可以輸出到FPGA進(jìn)行后續(xù)處理。其中，各模塊選用的芯片如下接收端DDS電路和發(fā)送端DDS電路選擇AD9952芯片；混頻電路選擇LT5512芯片；濾波放大電路選擇LT1568芯片；模數(shù)變換電路選擇AD9244 芯片；電壓變換電路選擇LT1086芯片和LT1085芯片。在圖2中，AD9952芯片與外圍電路中的電阻、電容和變壓器相連，DGND連接數(shù)字地，AGND連接模擬地，DVDD接受數(shù)字供電，AVDD接受模擬供電。AD9952芯片的引腳10/ UPDATE、OSK、SDIO、SCLK, SDO、CLKMODSELECT、RESET、PffRDffNCTL, IOSYNC 作為數(shù)據(jù)和控制接口分別與用戶自己擴(kuò)展的FPGA相連，RFOUT作為射頻接口與用戶自己擴(kuò)展的射頻模塊相連，EXTCLK接受時鐘輸入。在圖3中，AD9952芯片與外圍電路中的電阻和電容相連，DGND連接數(shù)字地，AGND連接模擬地，DVDD接受數(shù)字供電，AVDD接受模擬供電。AD9952芯片的引腳I0/UPDATE2、0SK2、 SDI02、SCLK2、SD02、CLKM0DSELECT2、RESET2、PWRDWNCTL2、I0SYNC2、CS2 作為數(shù)據(jù)和控制接口分別與用戶自己擴(kuò)展的FPGA相連，差分信號LO+和LO-輸出到混頻電路的本振輸入端， EXTCLK接受時鐘輸入。在圖4中，LT5512芯片與外圍電路中的電阻、電容、電感和變壓器相連。LO+和 LO-作為差分輸入連接到接收端DDS電路。IFSIG作為輸出信號連接到濾波放大電路。RFIN 作為射頻接口與用戶自己擴(kuò)展的射頻模塊相連。在圖5中，LT1568為中頻濾波芯片，AD8138為差分放大芯片。外圍電路由電阻、可變電阻和電容組成。RFSIG與混頻電路相連，VIN+和VIN-與模數(shù)變換電路相連。在圖6中，AD9244芯片與外圍電路中的電阻和電容相連。AD9244芯片的引腳0TR、OEB、DO至D13分別與用戶自己擴(kuò)展的FPGA相連，其中DO至D13為量化后的14位數(shù)字信號。VIN+和VIN-與濾波放大電路相連。在圖7中，LT1086芯片與外圍的電阻、電容和電感相連，實現(xiàn)5V轉(zhuǎn)3. 3V的功能， 輸出的3. 3V連接AD9244芯片的數(shù)字供電引腳。LT1085芯片與外圍的電阻、電容相連，實現(xiàn) 5V轉(zhuǎn)1.8V的功能，輸出的1.8V連接AD9952芯片的數(shù)字供電引腳和模擬供電引腳。以上所述僅是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型原理的前提下，還可以作出若干改進(jìn)，這些改進(jìn)也應(yīng)視為本實用新型的保護(hù)范圍。
權(quán)利要求1.一種跳頻收發(fā)器，包括數(shù)據(jù)和控制接口、發(fā)送端DDS電路、接收端DDS電路、混頻電路、濾波放大電路、模數(shù)變換電路和射頻接口 ；其特征在于所述數(shù)據(jù)和控制接口分別與發(fā)送端DDS電路和接收端DDS電路相連；所述發(fā)送端DDS電路輸出的跳頻信號送入所述射頻接口 ；所述接收端DDS電路和所述射頻接口作為混頻電路的兩個輸入信號端與混頻電路相連；所述混頻電路、所述濾波放大電路和所述模數(shù)變換電路依次相連；所述模數(shù)變換電路與數(shù)據(jù)和控制接口相連。
2.如權(quán)利要求1所述的跳頻收發(fā)器，其特征在于所述接收端DDS電路和發(fā)送端DDS電路的芯片為AD9952芯片。
3.如權(quán)利要求1所述的跳頻收發(fā)器，其特征在于所述混頻電路的芯片為LT5512芯片。
4.如權(quán)利要求1所述的跳頻收發(fā)器，其特征在于所述濾波放大電路的芯片為LT1568芯片。
5.如權(quán)利要求1所述的跳頻收發(fā)器，其特征在于所述模數(shù)變換電路的芯片為AD9244芯片。
6.如權(quán)利要求1所述的跳頻收發(fā)器，其特征在于所述模數(shù)變換電路、發(fā)送端DDS電路和接收端DDS電路通過電壓變換電路供電；所述電壓變換電路采用的芯片為LT1086芯片和 LT1085 芯片。
專利摘要本實用新型公開一種跳頻收發(fā)器，包括數(shù)據(jù)和控制接口、發(fā)送端DDS電路、接收端DDS電路、混頻電路、濾波放大電路、模數(shù)變換電路和射頻接口；所述數(shù)據(jù)和控制接口分別與發(fā)送端DDS電路和接收端DDS電路相連；所述發(fā)送端DDS電路輸出的跳頻信號送入所述射頻接口；所述接收端DDS電路和所述射頻接口作為混頻電路的兩個輸入信號端與混頻電路相連；所述混頻電路、所述濾波放大電路和所述模數(shù)變換電路依次相連；所述模數(shù)變換電路與數(shù)據(jù)和控制接口相連。該跳頻收發(fā)器將跳頻通信系統(tǒng)的關(guān)鍵模塊集成在一起，做成一個通用平臺，對外提供連接到射頻模塊和FPGA模塊的接口。用戶只需要將自己設(shè)計的射頻模塊和FPGA模塊連接到本實用新型即可組成滿足用戶需求的跳頻系統(tǒng)，通用性好。
文檔編號H04B1/713GK202276344SQ20112037855
公開日2012年6月13日 申請日期2011年10月8日 優(yōu)先權(quán)日2011年10月8日
發(fā)明者曹秀英, 龔?fù)?申請人:東南大學(xué)