專利名稱：基于fpga的實時并行時延相移波束形成方法
技術(shù)領(lǐng)域：
本發(fā)明屬于波束形成處理領(lǐng)域，特別涉及基于FPGA的高速波束形成處理，具體來說是一種基于FPGA的對高采樣率基陣接收數(shù)據(jù)的實時并行時延相移波束形成方法。
背景技術(shù)：
波束形成是信號處理領(lǐng)域中一種常用的信號處理方式，在雷達(dá)、聲納、無線通信等領(lǐng)域都有廣泛的應(yīng)用。如多波束聲納在探測海底地形時，需要對基陣接收回波信號進(jìn)行波束形成處理，以分離來自不同角度的海底回波，從而一次獲得多處海底的深度信息。實際系統(tǒng)中，基陣接收信號一般都先經(jīng)過解調(diào)、濾波和采樣，轉(zhuǎn)換成離散的復(fù)數(shù)形式的數(shù)字基帶信號。假定接收信號是窄帶信號，波束形成可以表示成如下公式
Myk{n) = Y/kmxm(n) = ckHx(n)
m=\其中，M為基陣陣元數(shù)，k為期望波束的序列號，η為采樣時刻，Xffl(η)為第m個陣元接收信號η時刻采樣值的復(fù)數(shù)基帶表示，( = [ckl ck2…ckM]T為第k個期望波束角度的波束形成系數(shù)，也用復(fù)數(shù)表示，通過改變系數(shù)ck就可以控制波束的指向。考慮到實際中回波信號都是有一定脈寬的，當(dāng)信號脈寬比較小(脈寬聲速乘積小于接收基陣最大孔徑)時，單純用相移來補償時延會導(dǎo)致波束形成效果下降。此時可以采用時延相移波束形成方法，對于需要的時延補償，其中采樣時間間隔的整數(shù)倍部分，用對應(yīng)不同采樣時刻的采樣數(shù)據(jù)補償，剩余部分用相移系數(shù)進(jìn)行補償，如下式
Myk (η) = X CkmXm (η - dkm )
w=l其中，整數(shù)dkm表示第k個期望波束第m個陣元采樣信號延遲的采樣時間間隔數(shù)。遠(yuǎn)場情況下，可以將波的傳播近似為平面波，采用常規(guī)平面波波束形成，波束形成系數(shù)Ck與距離無關(guān)；近場情況下，平面波近似不成立，采用聚焦波束形成，波束形成系數(shù)Ck 與距離有關(guān)，在不同距離上要采用不同的波束形成系數(shù)。在波束形成技術(shù)的工程化過程中，存在著一些困難，主要包括波束形成器的復(fù)乘運算需要的運算量很大，尤其在陣元數(shù)和期望角度數(shù)較多，接收基陣信號采樣頻率較高的情況下，波束形成的實時實現(xiàn)異常困難；此外，為了改善波束形成的效果，還要再引入時延相移波束形成以及常規(guī)波束形成和聚焦波束形成相結(jié)合的方法，這進(jìn)一步增加了系統(tǒng)的復(fù)雜度和實現(xiàn)的難度。近年來FPGA技術(shù)飛速發(fā)展，特別是一些內(nèi)置高性能數(shù)字信號處理器(DSP)內(nèi)核的高密度FPGA的出現(xiàn)，使FPGA擺脫了最初只能應(yīng)對純邏輯應(yīng)用的限制，而能面向復(fù)雜的計算密集型應(yīng)用。同時，F(xiàn)PGA本身所固有的并行處理優(yōu)勢使得其得到了越來越廣泛的應(yīng)用。目前基于FPGA的波束形成處理的研究還處于起步階段，仍存在很多亟待解決的問題
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種基于FPGA的實時并行時延相移波束形成方法。為實現(xiàn)上述目的，本發(fā)明所采取的技術(shù)方案包括以下步驟(1)利用形狀對稱的基陣相反角度上的波束形成系數(shù)間的對稱關(guān)系，F(xiàn)PGA通過數(shù)據(jù)通訊口接收一半期望角度上的波束形成系數(shù)數(shù)據(jù)，再將所接收的波束形成系數(shù)數(shù)據(jù)存入與該FPGA相連的靜態(tài)存儲器芯片中；(2)FPGA通過數(shù)據(jù)通訊口接收基陣各陣元接收信號的采樣數(shù)據(jù)，提取當(dāng)前所接收的第η時刻基陣各陣元接收信號的采樣數(shù)據(jù)，其中，η = 1，2，……；若η為奇數(shù)，則將所提取的采樣數(shù)據(jù)存入FPGA的編號為(1，1)的第一塊存儲器中，同時將編號為(2，i)的第一塊存儲器中的數(shù)據(jù)存入編號為(l，i+l)的第一塊存儲器中；若η為偶數(shù)，則將所提取的采樣數(shù)據(jù)存入FPGA的編號為(2，1)的第一塊存儲器中，同時將編號為(l，i)的第一塊存儲器中的數(shù)據(jù)存入編號為0，i+l)的第一塊存儲器中，其中，i = 1,2,……P_1，P為延時量可取值的個數(shù)且P > 2 ；同時，從所述靜態(tài)存儲器中讀取一組與所述第η時刻的基陣各陣元接收信號的采樣數(shù)據(jù)對應(yīng)的各期望角度上的波束形成系數(shù)數(shù)據(jù)，若η為奇數(shù)，則將所讀取的波束形成系數(shù)數(shù)據(jù)逐一存入FPGA的第一組Q個第二塊存儲器，且FPGA的第一組的各個第二塊存儲器所存儲的波束形成系數(shù)數(shù)據(jù)的數(shù)量相同；若η為偶數(shù)，則將所讀取的波束形成系數(shù)數(shù)據(jù)逐一存入FPGA的第二組Q個第二塊存儲器，且FPGA的第二組的各個第二塊存儲器所存儲的波束形成系數(shù)數(shù)據(jù)的數(shù)量相同，其中Q為整數(shù)且Q > 2 ；(3)同時讀取步驟O)中相應(yīng)的Q個第二塊存儲器中所存入的Q個期望角度上的波束形成系數(shù)數(shù)據(jù)，并根據(jù)所讀取的各個波束形成系數(shù)數(shù)據(jù)中包含的時延量數(shù)據(jù)選擇一個第一塊存儲器中的采樣數(shù)據(jù)，用FPGA中的Q個相乘累加器對所述從相應(yīng)的Q個第二塊存儲器中讀取的波束形成系數(shù)數(shù)據(jù)與所選擇的所述第一塊存儲器中的采樣數(shù)據(jù)進(jìn)行相乘累加得到Q個期望角度上的波束形成結(jié)果，并將所述波束形成結(jié)果存入Q個鎖存器中，再通過 FPGA的數(shù)據(jù)通訊口將所存儲的Q個期望角度上的波束形成結(jié)果分時順序送出，直到將全部期望角度上的波束形成結(jié)果送出；(4)在基陣各陣元接收信號的下一采樣時刻的采樣數(shù)據(jù)到來時返回執(zhí)行步驟(2) 直至對所接收的全部基陣各陣元接收信號的采樣數(shù)據(jù)波束形成處理完畢。與現(xiàn)有技術(shù)相比，本發(fā)明具有如下技術(shù)效果(1)利用形狀對稱的基陣相反角度上的波束形成系數(shù)間的對稱關(guān)系，只需存儲約一半期望角度上的波束形成系數(shù)數(shù)據(jù)，節(jié)省了一半存儲空間。(2)對先接收到的近場回波信號采用近場波束形成系數(shù)作聚焦波束形成，并對不同時刻的采樣數(shù)據(jù)采用對應(yīng)于不同距離點上的近場波束形成系數(shù)，對于后接收到的滿足遠(yuǎn)場條件的回波信號采用遠(yuǎn)場波束形成系數(shù)作常規(guī)平面波波束形成。根據(jù)距離的遠(yuǎn)近采用不同的波束形成系數(shù)和方式，可得到更準(zhǔn)確的波束形成結(jié)果。(3)為了實現(xiàn)基陣采樣數(shù)據(jù)和波束形成系數(shù)的更新，在FPGA內(nèi)部分別采用兩組存儲器交替讀寫的方式，使得新到來的數(shù)據(jù)不會覆蓋波束形成處理正在使用的數(shù)據(jù)，這樣，沒有浪費任一可利用的數(shù)據(jù)，又達(dá)到了實時性的要求；(4)采用多路并行計算處理單元同時進(jìn)行波束形成處理極大地提高了系統(tǒng)的處理速度，充分利用了芯片內(nèi)部的資源，滿足了實時處理的要求。與現(xiàn)有技術(shù)相比，在硬件處理能力相同的情況下，可以處理陣元數(shù)更多、采樣率更高的數(shù)據(jù)，形成更多波束的結(jié)果；
(5)用多個存儲器存儲當(dāng)前接收和這之前幾個采樣時刻基陣采樣數(shù)據(jù)，根據(jù)所讀取的波束形成系數(shù)數(shù)據(jù)高位的時延量信息，從這些存儲器中選取各陣元相應(yīng)采樣時刻的數(shù)據(jù)與所讀取的波束形成系數(shù)數(shù)據(jù)低位的復(fù)加權(quán)系數(shù)進(jìn)行波束形成計算，這樣既同步了基陣采樣數(shù)據(jù)和波束形成系數(shù)的讀取，又實現(xiàn)了時延相移波束形成，消除了單純采用相移波束形成時輸出結(jié)果的前段和后段效果較差的現(xiàn)象；(6)采用本發(fā)明后，與現(xiàn)有技術(shù)相比較，降低了所需的系統(tǒng)時鐘頻率，使得系統(tǒng)更穩(wěn)定，對硬件布線制作的要求降低；降低對硬件存儲容量和處理能力要求，減小了成本，更有利于工程應(yīng)用。


圖1是本發(fā)明波束形成方法的流程示意框圖；圖2是本發(fā)明的一個實施例中FPGA內(nèi)部基陣各陣元接收信號的采樣數(shù)據(jù)存儲過程示意框圖；圖3是本發(fā)明中FPGA內(nèi)部實現(xiàn)波束形成的并行處理架構(gòu)示意框圖；圖4是本發(fā)明中FPGA內(nèi)部時延相移波束形成的處理結(jié)構(gòu)示意框圖。
具體實施例方式本發(fā)明的基本構(gòu)思為利用并行處理架構(gòu)，極大提高系統(tǒng)的處理速度，以實現(xiàn)實時處理。利用時延量和相移系數(shù)結(jié)合的方法對基陣接收數(shù)據(jù)作時延相移波束形成。本發(fā)明的流程如圖1所示。下面結(jié)合附圖以及具體實施方式
對本發(fā)明做進(jìn)一步的詳細(xì)描述如圖1所示，本發(fā)明提供的基于FPGA的實時并行時延相移波束形成方法，包括以下步驟(1)當(dāng)波束形成系數(shù)數(shù)據(jù)從數(shù)據(jù)通訊口傳至FPGA時，F(xiàn)PGA接收所有波束形成系數(shù)數(shù)據(jù)，并存入與該FPGA相連的靜態(tài)存儲器(SRAM)芯片中。現(xiàn)有技術(shù)中，如欲形成M陣元接收基陣W個期望角度上的波束結(jié)果，則需有M陣元接收基陣W個期望角度上的近場和遠(yuǎn)場波束形成系數(shù)，由于實際中接收基陣形狀往往是對稱的，W個期望角度往往也是對稱分布的，從而滿足這些對稱關(guān)系的相反角度上的波束形成系數(shù)就一定是對稱的。對此，本發(fā)明利用形狀對稱的基陣相反角度上的波束形成系數(shù)間的對稱關(guān)系，只需M陣元接收基陣約W/2 個期望角度上的近場和遠(yuǎn)場波束形成系數(shù)，另外約W/2個相反角度上的波束形成系數(shù)可通過對前述約W/2個期望角度上的波束形成系數(shù)的逆序讀取得到。例如，要形成-85° 85° 上290個期望角度的波束結(jié)果，可以只使用-85° 3°上150個期望角度上的波束形成系數(shù)，剩下的140組系數(shù)可通過對-85° -3°上140組系數(shù)的逆序讀取得到。SRAM前段即低地址存儲單元保存近場波束形成系數(shù)，剩下的高地址部分保存遠(yuǎn)場波束形成系數(shù)，如近場要形成50個距離點上290個期望角度上的波束形成結(jié)果，陣元數(shù)為128，則要在SRAM低地址的50 X 150 X 1 個存儲單元中存入50組近場波束形成系數(shù)，在高地址的150 X 1 個存儲單元中存入一組遠(yuǎn)場波束形成系數(shù)。(2)當(dāng)基陣各陣元接收信號的采樣數(shù)據(jù)從數(shù)據(jù)通訊口傳至FPGA時，F(xiàn)PGA接收基陣各陣元接收信號的采樣數(shù)據(jù)，提取當(dāng)前所接收的第η時刻基陣各陣元接收信號的采樣數(shù)據(jù)，其中，n=l，2，……。對于snapshot (在一個采樣時刻基陣各陣元的采樣數(shù)據(jù)稱為 snapshot)數(shù)據(jù)的存儲，有在讀取當(dāng)前存儲器中的snapshot數(shù)據(jù)作波束形成的同時又必須要寫入新的snapshot數(shù)據(jù)替換掉當(dāng)前存儲器中數(shù)據(jù)的矛盾，又由于作時延相移波束形成要存儲當(dāng)前接收的snapshot數(shù)據(jù)和之前P_1個采樣時刻的snapshot數(shù)據(jù)，其中，P為延時量可取值的個數(shù)且P彡2。所以，在FPGA內(nèi)部用IP CORE生成兩組塊存儲器(Block RAM)， 每組各有P個塊存儲器。把第一組的Block RAM編號為(l，i)，第二組的Block RAM編號為 0，i)，其中，i = 1，2，……P。若η為奇數(shù)，則將所提取的一組采樣數(shù)據(jù)存入FPGA的編號為(1，1)的第一Block RAM中，同時將編號為Q，i)的第一Block RAM中的數(shù)據(jù)存入編號為 (Ι, +1)的第一 Block RAM中，即讀取第二組的第一 Block RAM中第η時刻之前5個采樣時刻的snapshot數(shù)據(jù)存入第一組第一 Block RAM中；若η為偶數(shù)，則將所提取的一組采樣數(shù)據(jù)存入FPGA的編號為(2，1)的第一 Block RAM中，同時將編號為(l，i)的第一 Block RAM 中的數(shù)據(jù)存入編號為(2，i+l)的第一 Block RAM中，即讀取第一組第一 BlockRAM中第η時刻之前5個采樣時刻的snapshot數(shù)據(jù)存入第二組第一 Block RAM中，其中，i = 1，2，…… P-1。這兩組Block RAM讀寫交替進(jìn)行，其中一組在讀數(shù)據(jù)的同時向另一組寫數(shù)據(jù)，通過這種方式，在對當(dāng)前數(shù)據(jù)作波束形成的過程中新到來的數(shù)據(jù)也不會丟失。在存儲新到來數(shù)據(jù)的同時，也將之前5個采樣時刻的snapshot由一組Block RAM轉(zhuǎn)移到另一組Block RAM，保證在每次作波束形成時每組Block RAM中總能保存當(dāng)前snapshot數(shù)據(jù)和之前5個采樣時刻的snapshot數(shù)據(jù)。以下舉例說明，圖2中，設(shè)延時量可取0，1，……5，則P = 6，在FPGA 內(nèi)部用IP CORE生成兩組每組各6個第一 Block RAM。在η為奇數(shù)情況下，存儲過程如圖2 所示，則將所提取的η時刻一組采樣數(shù)據(jù)存入FPGA的編號為(1，1)的第一 Block RAM中， 同時將編號為(2，1)、(2，2)、(2，3)、(2，4)、(2，5)的第一 Block RAM 中所存儲的 n_l、n_2、 n-3，n-4、n-5 時刻的 snapshot 數(shù)據(jù)存入編號為(1，2)、(1，3)、(1，4)、(1，5)、(1，6)的第一 Block RAM 中。同時，從所述SRAM中讀取一組與所述第η時刻的基陣各陣元接收信號的采樣數(shù)據(jù)對應(yīng)的近場一個距離點上或遠(yuǎn)場各期望角度上的波束形成系數(shù)數(shù)據(jù)，若η為奇數(shù)，則將所讀取的波束形成系數(shù)數(shù)據(jù)逐一存入FPGA的第一組Q個第二 BlockRAM，且第一組的各個第二 Block RAM所存儲的波束形成系數(shù)數(shù)據(jù)的數(shù)量相同；若η為偶數(shù)，則將所讀取的波束形成系數(shù)數(shù)據(jù)逐一存入FPGA的第二組Q個第二 Block RAM,且第二組的各個第二 Block RAM所存儲的波束形成系數(shù)數(shù)據(jù)的數(shù)量相同；其中Q為整數(shù)且Q >2。如圖3所示，為實現(xiàn)波束形成的并行處理，在FPGA內(nèi)部對波束形成系數(shù)所做的操作過程如下為方便說明，以計算1 陣元接收基陣的290個期望角度上的波束形成結(jié)果為例。 可以在FPGA內(nèi)部用IP CORE生成10個Block RAM，即Q = 10，每個波束形成系數(shù)用32位二進(jìn)制數(shù)表示，則每個Block RAM大小為15XU8X32bit，用于存儲波束形成系數(shù)。當(dāng)需要讀或換波束形成系數(shù)時，從SRAM讀出一組系數(shù)存入FPGA，大小為150 X 128 X 32bit，這里利用了形狀對稱的基陣波束形成系數(shù)的對稱性，只需約一半系數(shù)。將從SRAM讀取的對應(yīng)的一個距離點上的一組近場波束形成系數(shù)或遠(yuǎn)場波束形成系數(shù)等分為10組，逐一存入上述10個 Block RAM中。對于近場波束形成，需要在不同距離點上采用不同的波束形成系數(shù)，實際工程實現(xiàn)中，則要根據(jù)接收到的snapshot個數(shù)，替換不同的波束形成系數(shù)。例如，基陣接收數(shù)據(jù)采樣頻率為5kHz情況下，每2個snapshot換下一距離上的一組近場波束形成系數(shù)直至遠(yuǎn)場波束形成系數(shù)，20kHz情況下，每8個snapshot換一組系數(shù)。為了確保實時性，在換系數(shù)的過程中，既要用當(dāng)前Block RAM中的系數(shù)作波束形成，同時又必須要存入一組新的系數(shù)到Block RAM替換掉當(dāng)前Block RAM中的系數(shù)，為解決這一矛盾，再生成10個Block RAM, 在換系數(shù)時，讀取一組10個Block RAM中的系數(shù)作波束形成，同時將下一組系數(shù)存入另外一組10個Block RAM以備下次使用。這樣，10個Block RAM構(gòu)成一組，兩組讀寫交替進(jìn)行， 使得波束形成處理和換系數(shù)可以同時進(jìn)行，從而在換系數(shù)的過程中也能確保實時性。需要說明的是，為了更方便地闡述FPGA內(nèi)部并行處理架構(gòu)和對波束形成系數(shù)的操作過程，圖3中簡化了基陣接收數(shù)據(jù)的存儲結(jié)構(gòu)和時延相移波束形成的處理結(jié)構(gòu)。(3)同時讀取步驟O)中相應(yīng)Q個第二塊存儲器中所存入的Q個期望角度上的波束形成系數(shù)數(shù)據(jù)，并根據(jù)所讀取的波束形成系數(shù)數(shù)據(jù)中包含的時延量數(shù)據(jù)選擇一個第一塊存儲器中的采樣數(shù)據(jù)，用FPGA中的Q個相乘累加器(CMACC)對所述從相應(yīng)Q個第二塊存儲器中讀取的波束形成系數(shù)數(shù)據(jù)與所選擇的所述第一塊存儲器中的采樣數(shù)據(jù)進(jìn)行相乘累加得到Q個期望角度上的波束形成結(jié)果，并將所述Q個波束形成結(jié)果存入Q個鎖存器中，再通過FPGA的數(shù)據(jù)通訊口將所存儲的Q個期望角度上的波束形成結(jié)果分時順序送出，直到第二 Block RAM中的波束形成系數(shù)數(shù)據(jù)全部讀完，就可以計算出各期望角度上的波束形成結(jié)果；如圖4所示，以Q路并行處理單元中的1路為例，在FPGA內(nèi)部實現(xiàn)時延相移波束形成的過程如下設(shè)延時量可取0，1，……5，則P = 6，基陣陣元數(shù)為128，在FPGA內(nèi)部用IP CORE生成兩組每組各6個第一 Block RAM,每個陣元采樣數(shù)據(jù)用32位二進(jìn)制數(shù)表示，則每個Block RAM大小為U8X32bit。用6個第一 Block RAM存儲當(dāng)前所接收的第η時刻snapshot數(shù)據(jù)和這之前5個采樣時刻的snapshot數(shù)據(jù)，作時延相移波束形成時，選用6個第一 Block RAM中哪一個的數(shù)據(jù)作波束形成則由時延量確定，根據(jù)時延量的不同選擇不同采樣時刻即不同Block RAM中的基陣采樣數(shù)據(jù)，如時延量為0選擇編號為(x，l)的第一 Block RAM中的數(shù)據(jù)，時延量為1選擇編號為(x，2)的第一 Block RAM中的數(shù)據(jù)，以此類推，其中，χ= 1 或2。由于時延量和波束形成系數(shù)一樣，由期望波束角度和陣元位置決定，同時又需要在讀取波束形成系數(shù)時決定選擇哪個采樣時刻的snapshot數(shù)據(jù)，因此可將此時延量置于同一時刻讀取的32位波束形成系數(shù)數(shù)據(jù)的高4位。如圖3所示，以計算1 陣元接收基陣的290個期望角度上波束形成結(jié)果為例，在 FPGA內(nèi)部實現(xiàn)波束形成并行處理的過程如下在FPGA內(nèi)構(gòu)造10個CMACC，每個CMACC由4個DSP48A處理模塊組成，分別用于計算系數(shù)和數(shù)據(jù)對應(yīng)實部虛部的相乘累加結(jié)果，每個時鐘周期計算兩個復(fù)數(shù)的相乘累加，在 1 周期內(nèi)得到每個波束的1 個復(fù)數(shù)對的相乘累加和的實部、虛部結(jié)果。把從10個Block RAM讀取的波束形成系數(shù)和選取的基陣接收采樣數(shù)據(jù)在10個CMACC作相乘累加。對于10 路并行處理單元，一次處理的10個期望角度上的波束形成結(jié)果是同時得到的，為了不丟失任一結(jié)果，將這10個波束形成結(jié)果存入10個鎖存器中，再通過FPGA的數(shù)據(jù)通訊口將所存儲的10個波束形成結(jié)果按一定順序分時逐一送出，由于數(shù)據(jù)傳送速率很高，可能需要用多個數(shù)據(jù)通訊口進(jìn)行傳送。直到第二 Block RAM中的波束形成系數(shù)數(shù)據(jù)全部讀完，就可以在每路處理單元得到四個期望角度上的波束形成結(jié)果，10路處理單元就可以計算出290個期望角度上的波束形成結(jié)果。據(jù)此方案設(shè)計的系統(tǒng)可以對采樣率為20kHz的1 陣元基陣接收采樣數(shù)據(jù)進(jìn)行實時時延相移波束形成處理，得到290個期望角度上的波束形成結(jié)果，近場每隔0. 4ms (對應(yīng)距離0. 4X1500/2000 = 0. 3m)換一組波束形成系數(shù)，而所需的板上時鐘頻率僅為50MHz。 (4)基陣各陣元接收信號的下一采樣時刻的采樣數(shù)據(jù)到來時返回執(zhí)行步驟(2)直至FPGA對所接收的全部基陣各陣元的采樣數(shù)據(jù)波束形成處理完畢。
權(quán)利要求
1. 一種基于FPGA的實時并行時延相移波束形成方法，其特征是，包括以下步驟(1)利用形狀對稱的基陣相反角度上的波束形成系數(shù)間的對稱關(guān)系，F(xiàn)PGA通過數(shù)據(jù)通訊口接收一半期望角度上的波束形成系數(shù)數(shù)據(jù)，再將所接收的波束形成系數(shù)數(shù)據(jù)存入與該 FPGA相連的靜態(tài)存儲器芯片中；(2)FPGA通過數(shù)據(jù)通訊口接收基陣各陣元接收信號的采樣數(shù)據(jù)，提取當(dāng)前所接收的第 η時刻基陣各陣元接收信號的采樣數(shù)據(jù)，其中，η=1，2，……；若η為奇數(shù)，則將所提取的采樣數(shù)據(jù)存入FPGA的編號為(1，1)的第一塊存儲器中，同時將編號為(2，i)的第一塊存儲器中的數(shù)據(jù)存入編號為(1，i+1)的第一塊存儲器中；若η為偶數(shù)，則將所提取的采樣數(shù)據(jù)存入 FPGA的編號為(2，1)的第一塊存儲器中，同時將編號為(1，i)的第一塊存儲器中的數(shù)據(jù)存入編號為(2，i+Ι)的第一塊存儲器中，其中，i=l，2，……P-l，P為延時量可取值的個數(shù)且 P ^2 ；同時，從所述靜態(tài)存儲器中讀取一組與所述第η時刻的基陣各陣元接收信號的采樣數(shù)據(jù)對應(yīng)的各期望角度上的波束形成系數(shù)數(shù)據(jù)，若η為奇數(shù)，則將所讀取的波束形成系數(shù)數(shù)據(jù)逐一存入FPGA的第一組Q個第二塊存儲器，且FPGA的第一組的各個第二塊存儲器所存儲的波束形成系數(shù)數(shù)據(jù)的數(shù)量相同；若η為偶數(shù)，則將所讀取的波束形成系數(shù)數(shù)據(jù)逐一存入FPGA的第二組Q個第二塊存儲器，且FPGA的第二組的各個第二塊存儲器所存儲的波束形成系數(shù)數(shù)據(jù)的數(shù)量相同，其中Q為整數(shù)且Q彡2 ；(3)同時讀取步驟(2)中相應(yīng)的Q個第二塊存儲器中所存入的Q個期望角度上的波束形成系數(shù)數(shù)據(jù)，并根據(jù)所讀取的各個波束形成系數(shù)數(shù)據(jù)中包含的時延量數(shù)據(jù)選擇一個第一塊存儲器中的采樣數(shù)據(jù)，用FPGA中的Q個相乘累加器對從所述相應(yīng)的Q個第二塊存儲器中讀取的波束形成系數(shù)數(shù)據(jù)與所選擇的所述第一塊存儲器中的采樣數(shù)據(jù)進(jìn)行相乘累加得到Q 個期望角度上的波束形成結(jié)果，并將所述波束形成結(jié)果存入Q個鎖存器中，再通過FPGA的數(shù)據(jù)通訊口將所存儲的Q個期望角度上的波束形成結(jié)果分時順序送出，直到將全部期望角度上的波束形成結(jié)果送出；(4)在基陣各陣元接收信號的下一采樣時刻的采樣數(shù)據(jù)到來時返回執(zhí)行步驟(2)直至對所接收的全部基陣各陣元接收信號的采樣數(shù)據(jù)波束形成處理完畢。
全文摘要
本發(fā)明公開一種基于FPGA的實時并行時延相移波束形成方法，包括(1)FPGA接收一半期望角度上的波束形成系數(shù)并存入相連的SRAM；(2)FPGA接收基陣各陣元接收信號采樣數(shù)據(jù)，存入其第一BlockRAM，并在兩組第一BlockRAM中交替讀寫；從SRAM中讀取一組對應(yīng)波束形成系數(shù)逐一存入FPGA一組Q個第二BlockRAM；(3)同時讀取Q個第二BlockRAM中的波束形成系數(shù)，并根據(jù)其包含的時延量選擇一個第一BlockRAM中的采樣數(shù)據(jù)，對這兩列數(shù)據(jù)相乘累加得到Q個波束形成結(jié)果并存入到Q個鎖存器，再分時順序送出，直到將全部波束形成結(jié)果送出；(4)在基陣各陣元接收信號下一采樣時刻的采樣數(shù)據(jù)到來時返回執(zhí)行步驟(2)直至對所接收的全部基陣各陣元接收信號采樣數(shù)據(jù)波束形成處理完畢。
文檔編號H04B7/06GK102565775SQ20121000083
公開日2012年7月11日 申請日期2012年1月2日 優(yōu)先權(quán)日2012年1月2日
發(fā)明者徐文, 章惠全, 聶星陽 申請人:浙江大學(xué)