專利名稱：一種全雙工信號(hào)傳輸電路、信號(hào)傳輸方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，特別涉及一種全雙工信號(hào)傳輸電路、信號(hào)傳輸方法及應(yīng)用于全雙工信號(hào)傳輸電路中的芯片。
背景技術(shù)：
隨著芯片尺寸的不斷減小，端口模塊)的個(gè)數(shù)已經(jīng)成為限制芯片尺寸進(jìn)一步減小的最大限制，如何減小端口模塊個(gè)數(shù)成為最主要的需求。傳統(tǒng)的全雙工接口協(xié)議至少需要兩根傳輸線實(shí)現(xiàn)信號(hào)傳輸，一根用于發(fā)送信號(hào)，另一根用于接收信號(hào)，因此每個(gè)芯片需要2個(gè)端口模塊來實(shí)現(xiàn)全雙工接口協(xié)議。而本發(fā)明每個(gè)芯片只需一個(gè)端口模塊即可實(shí)現(xiàn)全雙工接口協(xié)議。而與本申請(qǐng)最接近的技術(shù)方案:“ETSI TS 102 613 Smart Cards; UICC -Contactless Front-end (CLF) Interface; Part 1: Physical and data link layercharacteristics”技術(shù)方案,此方案在一根信號(hào)線上實(shí)現(xiàn)了分時(shí)雙工傳輸，即只有在主設(shè)備在傳輸數(shù)據(jù)的時(shí)間片內(nèi)，從設(shè)備才能傳輸數(shù)據(jù)。其存在的問題是不能在任何時(shí)刻兩個(gè)芯片互不干擾的傳輸數(shù)據(jù)。

發(fā)明內(nèi)容
本發(fā)明解決了上述問題，即可以實(shí)現(xiàn)任何時(shí)候兩個(gè)芯片間都可以互不干擾的發(fā)送數(shù)據(jù)給對(duì)方。兩個(gè)芯片之間只通過各自芯片的一個(gè)端口模塊連接即實(shí)現(xiàn)全雙工信號(hào)傳輸?shù)膶?shí)現(xiàn)方式，進(jìn)一步可以通過端口模塊的一根傳輸線進(jìn)行全雙工信號(hào)傳輸?shù)膶?shí)現(xiàn)方式，此外其中的傳輸線由可以傳輸電壓及電流信號(hào)的任何物理實(shí)體構(gòu)成。本發(fā)明的實(shí)施例目的在于提供一種芯片，包括電流檢測(cè)模塊和邏輯異或模塊，其中芯片通過一個(gè)端口模塊與另一芯片進(jìn)行數(shù)據(jù)傳輸，電流檢測(cè)模塊檢測(cè)端口模塊的電流幅度，其中芯片的所述邏輯異或模塊由該芯片所發(fā)送的比特?cái)?shù)據(jù)與端口模塊檢測(cè)到的電流幅度來判斷另一芯片所發(fā)送的比特?cái)?shù)據(jù)信息。同時(shí),提供一種全雙工信號(hào)傳輸電路,包括第一芯片和第二芯片，所述芯片各自包括有電流檢測(cè)模塊和邏輯異或模塊，其中所述第一芯片和第二芯片間僅通過各自的一個(gè)端口模塊進(jìn)行數(shù)據(jù)傳輸，所述電流檢測(cè)模塊檢測(cè)通過端口模塊的電流幅度，其中一個(gè)芯片的所述邏輯異或模塊由該芯片所發(fā)送的比特?cái)?shù)據(jù)與端口模塊檢測(cè)到的電流幅度來判斷另一個(gè)芯片發(fā)送的比特?cái)?shù)據(jù)信息。同時(shí)提供一種用于全雙工信號(hào)傳輸電路的信號(hào)傳輸方法，其中的全雙工信號(hào)傳輸電路包括:第一芯片和第二芯片，其中所述第一芯片和第二芯片間僅通過各自的一個(gè)端口模塊進(jìn)行數(shù)據(jù)傳輸，該方法包括在所述兩個(gè)芯片中均執(zhí)行以下步驟:
所述第一芯片或第二芯片內(nèi)部檢測(cè)通過端口模塊的電流幅度，
所述第一芯片或第二芯片根據(jù)該芯片本身所發(fā)送的比特?cái)?shù)據(jù)與端口模塊檢測(cè)到的所述電流幅度來判斷所述第二芯片或第一芯片發(fā)送的比特?cái)?shù)據(jù)信息。
兩個(gè)芯片之間只通過各自芯片的一個(gè)端口模塊并只連接一根傳輸線進(jìn)行全雙工信號(hào)傳輸，減少了需要使用全雙工協(xié)議的芯片對(duì)端口模塊個(gè)數(shù)的強(qiáng)制性需求，降低了芯片面積，從而節(jié)約了芯片成本。


圖1單線全雙工系統(tǒng)原理圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)介紹。此單線全雙工系統(tǒng)包括第一芯片100、傳輸線300和第二芯片200。第一芯片100包括電壓產(chǎn)生模塊103、電流檢測(cè)模塊104、電阻模塊105和邏輯異或模塊106，端口模塊。第二芯片200包括電壓產(chǎn)生模塊203、電流檢測(cè)模塊204、電阻模塊205和邏輯異或模塊206，端口模塊。第一芯片100發(fā)送比特?cái)?shù)據(jù)從第一芯片的輸入端輸入，第一芯片100接收比特?cái)?shù)據(jù)從第一芯片的輸出端輸出。第一芯片100的電壓產(chǎn)生模塊103根據(jù)從芯片一側(cè)輸入的比特?cái)?shù)據(jù)在電壓產(chǎn)生模塊103的輸出端口產(chǎn)生電壓信號(hào)，具體的，當(dāng)輸入為比特O時(shí)，產(chǎn)生電壓V0，當(dāng)輸入為比特I時(shí)，產(chǎn)生電壓VI。第一芯片100的電流檢測(cè)模塊104用于檢測(cè)流過該電流檢測(cè)模塊104的輸入輸出兩端之間的電流值，具體的，當(dāng)流過的電流幅度值大于等于Vt時(shí)，電流檢測(cè)模塊104輸出端口則產(chǎn)生比特1，當(dāng)流過的電流幅度值小于Vt時(shí)，電流檢測(cè)模塊104輸出端口則產(chǎn)生比特O0第一芯片100的電阻模塊105用于控制流經(jīng)電流檢測(cè)模塊104的電流幅度。第一芯片100的端口模塊用于連接傳輸線300。第一芯片100的邏輯異或模塊106用于對(duì)輸入比特?cái)?shù)據(jù)與電流檢測(cè)模塊輸出的比特?cái)?shù)據(jù)進(jìn)行邏輯異或操作，并從第一芯片的輸出端口產(chǎn)生第一芯片100的接收比特?cái)?shù)據(jù)。第二芯片200發(fā)送比特?cái)?shù)據(jù)從輸入端輸入，第二芯片200接收比特?cái)?shù)據(jù)從輸出
端輸出。第二芯片200的電壓產(chǎn)生模塊203根據(jù)輸入端輸入的比特?cái)?shù)據(jù)在電壓產(chǎn)生模塊203的輸出端口產(chǎn)生電壓信號(hào)，具體的，當(dāng)輸入為比特O時(shí)，產(chǎn)生電壓V0，當(dāng)輸入為比特I時(shí)，產(chǎn)生電壓VI。 第二芯片200的電流檢測(cè)模塊204用于檢測(cè)流過該電流檢測(cè)模塊204的輸入輸出兩端之間的電流值，具體的，當(dāng)流過的電流幅度值大于等于Vt時(shí)，電流檢測(cè)模塊204輸出端口 207則產(chǎn)生比特1，當(dāng)流過的電流幅度值小于Vt時(shí)，電流檢測(cè)模塊204輸出端口 207則產(chǎn)生比特O。第二芯片200的電阻模塊205用于控制流經(jīng)電流檢測(cè)模塊204的電流幅度。第二芯片200的端口模塊用于連接傳輸線300。第二芯片200的邏輯異或模塊206用于對(duì)第二芯片的輸入比特?cái)?shù)據(jù)與電流檢測(cè)模塊輸出的比特?cái)?shù)據(jù)進(jìn)行邏輯異或操作，并從輸出端口產(chǎn)生第二芯片200的接收比特?cái)?shù)據(jù)。傳輸線300由可以傳輸電壓及電流信號(hào)的任何物理實(shí)體構(gòu)成。兩個(gè)芯片之間只通過各自芯片的一個(gè)端口模塊并只連接一根傳輸線進(jìn)行全雙工信號(hào)傳輸?shù)膶?shí)現(xiàn)方式。同時(shí)，本申請(qǐng)的實(shí)施方式中也提供一種用于全雙工信號(hào)傳輸電路的信號(hào)傳輸方法，其中的全雙工信號(hào)傳輸電路包括:第一芯片和第二芯片，其中所述第一芯片和第二芯片間僅通過各自的一個(gè)端口模塊進(jìn)行數(shù)據(jù)傳輸，
該方法包括在所述兩個(gè)芯片中均執(zhí)行以下步驟:
所述第一芯片或第二芯片內(nèi)部檢測(cè)通過端口模塊的電流幅度，
所述第一芯片或第二芯片根據(jù)該芯片本身所發(fā)送的比特?cái)?shù)據(jù)與端口模塊檢測(cè)到的所述電流幅度來判斷所述第二芯片或第一芯片發(fā)送的比特?cái)?shù)據(jù)信息。更進(jìn)一步的，所述判斷過程是由所述第一芯片或第二芯片的邏輯異或模塊對(duì)該芯片本身所發(fā)送的比特?cái)?shù)據(jù)與輸出端口產(chǎn)生的比特?cái)?shù)據(jù)進(jìn)行邏輯異或操作，并產(chǎn)生一接收比特?cái)?shù)據(jù)。本發(fā)明能夠達(dá)到的技術(shù)效果:兩個(gè)芯片之間只通過各自芯片的一個(gè)端口模塊并只連接一根傳輸線進(jìn)行全雙工信號(hào)傳輸，減少了需要使用全雙工協(xié)議的芯片對(duì)端口模塊個(gè)數(shù)的強(qiáng)制性需求，降低了芯片面積，從而節(jié)約了芯片成本。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種全雙工信號(hào)傳輸電路的芯片，其特征在于: 所述芯片包括電流檢測(cè)模塊、端口模塊和邏輯異或模塊， 所述芯片通過所述端口模塊與外部芯片進(jìn)行數(shù)據(jù)傳輸， 所述電流檢測(cè)模塊檢測(cè)端口模塊的電流幅度， 所述邏輯異或模塊根據(jù)該芯片所發(fā)送的比特?cái)?shù)據(jù)與端口模塊檢測(cè)到的電流幅度來判斷外部芯片所發(fā)送的比特?cái)?shù)據(jù)信息。
2.如權(quán)利要求1所述的芯片，其特征在于，所述芯片還包括電壓產(chǎn)生模塊，電流檢測(cè)模塊，電阻模塊； 所述電壓產(chǎn)生模塊的一端連接信號(hào)輸入端，(101)另一端連接電流檢測(cè)模塊的一端，電流檢測(cè)模塊另一端連接電阻模塊，電阻模塊連接端口模塊，電壓產(chǎn)生模塊根據(jù)信號(hào)輸入端輸入的比特?cái)?shù)據(jù)產(chǎn)生電壓信號(hào)，所述電流檢測(cè)模塊檢測(cè)流過其兩端之間的電流值，并在電流檢測(cè)模塊的輸出端口(107)產(chǎn)生比特?cái)?shù)據(jù)； 所述電流檢測(cè)模塊的輸出端 與信號(hào)輸入端(101，201)同時(shí)輸出比特?cái)?shù)據(jù)到邏輯異或模塊，所述邏輯異或模塊進(jìn)行邏輯操作并輸出比特?cái)?shù)據(jù)。
3.如權(quán)利要求2所述的芯片，其特征在于，所述電阻模塊用于控制流經(jīng)電流檢測(cè)模塊的電流幅度。
4.如權(quán)利要求2所述的芯片，其特征在于，所述電壓產(chǎn)生模塊根據(jù)接收的比特?cái)?shù)據(jù)產(chǎn)生并輸出電壓信號(hào)，當(dāng)輸入為比特O時(shí)產(chǎn)生電壓V0，當(dāng)輸入為比特I時(shí)產(chǎn)生電壓VI。
5.如權(quán)利要求1或2所述的芯片，其特征在于，所述電流檢測(cè)模塊用于檢測(cè)流過其兩端口之間的電流值，當(dāng)流過的電流幅度值大于等于Vt時(shí)，電流檢測(cè)模塊輸出端口產(chǎn)生比特1，當(dāng)流過的電流幅度值小于Vt時(shí)，電流檢測(cè)模塊輸出端口則產(chǎn)生比特O。
6.一種全雙工信號(hào)傳輸電路，其特征在于:包括第一芯片和第二芯片，所述第一芯片和第二芯片都包括電流檢測(cè)模塊、端口模塊和邏輯異或模塊， 所述第一芯片和第二芯片通過各自的端口模塊進(jìn)行數(shù)據(jù)傳輸， 所述電流檢測(cè)模塊檢測(cè)端口模塊的電流幅度， 所述第一芯片或者第二芯片的邏輯異或模塊由該第一芯片或第二芯片所發(fā)送的比特?cái)?shù)據(jù)與端口模塊檢測(cè)到的電流幅度來判斷所述第二芯片或者第一芯片發(fā)送的比特?cái)?shù)據(jù)信肩、O
7.如權(quán)利要求6所述的全雙工信號(hào)傳輸電路,其特征在于,第一芯片和第二芯片都還包括有電壓產(chǎn)生模塊，電流檢測(cè)模塊，電阻模塊； 所述電壓產(chǎn)生模塊的一端連接信號(hào)輸入端(101，201)另一端連接電流檢測(cè)模塊的一端，電流檢測(cè)模塊另一端連接電阻模塊，電阻模塊連接端口模塊，電壓產(chǎn)生模塊根據(jù)信號(hào)輸入端輸入的比特?cái)?shù)據(jù)產(chǎn)生電壓信號(hào)，所述電流檢測(cè)模塊檢測(cè)流過其兩端之間的電流值，并在電流檢測(cè)模塊的輸出端口(107，207)產(chǎn)生比特?cái)?shù)據(jù)； 所述電流檢測(cè)模塊的輸出端與信號(hào)輸入端(101，201)同時(shí)輸出比特?cái)?shù)據(jù)到邏輯異或模塊，所述邏輯異或模塊進(jìn)行邏輯操作并輸出比特?cái)?shù)據(jù)。
8.如權(quán)利要求7所述的全雙工信號(hào)傳輸電路，其特征在于，所述電阻模塊用于控制流經(jīng)電流檢測(cè)模塊的電流幅度。
9.如權(quán)利要求7所述的全雙工信號(hào)傳輸電路，其特征在于，所述電壓產(chǎn)生模塊根據(jù)接收比特?cái)?shù)據(jù)，產(chǎn)生并輸出電壓信號(hào)，當(dāng)輸入為比特O時(shí)產(chǎn)生電壓V0，當(dāng)輸入為比特I時(shí)產(chǎn)生電壓VI。
10.如權(quán)利要求6或7所述的全雙工信號(hào)傳輸電路，其特征在于，所述電流檢測(cè)模塊用于檢測(cè)流過其兩端口之間的電流值，當(dāng)流過的電流幅度值大于等于Vt時(shí)，電流檢測(cè)模塊輸出端口產(chǎn)生比特1，當(dāng)流過的電流幅度值小于Vt時(shí)，電流檢測(cè)模塊輸出端口則產(chǎn)生比特O。
11.一種用于全雙工信號(hào)傳輸電路的信號(hào)傳輸方法， 其中的全雙工信號(hào)傳輸電路包括:第一芯片和第二芯片，其中所述第一芯片和第二芯片間僅通過各自的一個(gè)端口模塊進(jìn)行數(shù)據(jù)傳輸， 該方法包括在所述兩個(gè)芯片中均執(zhí)行以下步驟: 所述第一芯片或第二芯片內(nèi)部檢測(cè)通過端口模塊的電流幅度， 所述第一芯片或第二芯片根據(jù)該第一芯片或第二芯片本身所發(fā)送的比特?cái)?shù)據(jù)與端口模塊檢測(cè)到的所述電流幅度來判斷所述第二芯片或第一芯片發(fā)送的比特?cái)?shù)據(jù)信息。
12.如權(quán)利要求11所述的用于全雙工信號(hào)傳輸電路的信號(hào)傳輸方法，所述檢測(cè)步驟是由所述芯片的電流檢測(cè)模塊檢測(cè)流過其兩端之間的電流值，并在芯片的輸出端口產(chǎn)生比特?cái)?shù)據(jù)， 所述判斷過程是由所述第一芯片或第二芯片的邏輯異或模塊對(duì)該芯片本身所發(fā)送的比特?cái)?shù)據(jù)與輸出端口產(chǎn)生 的比特?cái)?shù)據(jù)進(jìn)行邏輯異或操作，并產(chǎn)生一接收比特?cái)?shù)據(jù)。
全文摘要
本發(fā)明公開了一種全雙工傳輸電路，涉及通信技術(shù)領(lǐng)域。提供一種全雙工信號(hào)傳輸電路，其特征在于:包括第一芯片和第二芯片，所述第一芯片和第二芯片都包括有電流檢測(cè)模塊、端口模塊和邏輯異或模塊，其中所述第一芯片和第二芯片間通過各自的端口模塊進(jìn)行數(shù)據(jù)傳輸，所述電流檢測(cè)模塊檢測(cè)端口模塊的電流幅度，其中第一芯片或第二芯片的邏輯異或模塊由該第一芯片或第二芯片所發(fā)送的比特?cái)?shù)據(jù)與端口模塊檢測(cè)到的電流幅度來判斷所述第二芯片或第一芯片發(fā)送的比特?cái)?shù)據(jù)信息。本發(fā)明可以實(shí)現(xiàn)任何時(shí)候兩個(gè)芯片間都可以互不干擾的發(fā)送數(shù)據(jù)給對(duì)方。兩個(gè)芯片之間只通過各自芯片的一個(gè)端口模塊連接即實(shí)現(xiàn)全雙工信號(hào)傳輸?shù)膶?shí)現(xiàn)方式。
文檔編號(hào)H04L5/14GK103209068SQ20121000856
公開日2013年7月17日 申請(qǐng)日期2012年1月12日 優(yōu)先權(quán)日2012年1月12日
發(fā)明者李晨, 謝華 申請(qǐng)人:國(guó)民技術(shù)股份有限公司