專(zhuān)利名稱(chēng)：基于usb接口的軟件無(wú)線(xiàn)電試驗(yàn)平臺(tái)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于USB接口的軟件無(wú)線(xiàn)電試驗(yàn)平臺(tái)。
背景技術(shù)：
1992年MILTRE公司首次明確提出了軟件無(wú)線(xiàn)電的概念。其中心思想是:構(gòu)成一個(gè)具有開(kāi)放性、標(biāo)準(zhǔn)化、模塊化的通用的硬件平臺(tái)，將各種功能，如工作頻段、調(diào)制解調(diào)類(lèi)型、數(shù)據(jù)格式、加密模式、通信協(xié)議等用軟件來(lái)完成，并使A / D和D / A轉(zhuǎn)換器盡可能靠近天線(xiàn)，以研制出具有高靈活性、開(kāi)放性的新一代無(wú)線(xiàn)通信系統(tǒng)?；赨SB接口的軟件無(wú)線(xiàn)電試驗(yàn)板的核心是使A / D和D / A轉(zhuǎn)換器盡可能靠近射頻天線(xiàn)，即盡可能早地將接收到的模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，最大程度上在通用的通信硬件平臺(tái)上加載不同的通信軟件，以實(shí)現(xiàn)不同的通信方式間的轉(zhuǎn)換，可以通過(guò)軟件編程在單一通用平臺(tái)上實(shí)現(xiàn)多頻段、多模、多信道、多速率、多協(xié)議等通信功能?；赨SB接口的軟件無(wú)線(xiàn)電試驗(yàn)板結(jié)合GNU無(wú)線(xiàn)電是一個(gè)非常強(qiáng)大的工具，特別對(duì)于無(wú)線(xiàn)通信系統(tǒng)這一領(lǐng)域的發(fā)展。工程師能夠迅速地在這個(gè)硬件平臺(tái)上設(shè)計(jì)和實(shí)現(xiàn)功能強(qiáng)大、靈活的軟件無(wú)線(xiàn)電系統(tǒng)?；赨SB接口的軟件無(wú)線(xiàn)電試驗(yàn)板的真正價(jià)值是它能使工程師和設(shè)計(jì)師以低預(yù)算和最少的精力進(jìn)行創(chuàng)造。在為數(shù)不少的開(kāi)發(fā)者和用戶(hù)貢獻(xiàn)了大量的代碼庫(kù)的今天，為軟件和硬件提供了許多的實(shí)際應(yīng)用。靈活的硬件、開(kāi)源軟件使它成為軟件無(wú)線(xiàn)電開(kāi)發(fā)的理想平臺(tái)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于USB接口的軟件無(wú)線(xiàn)電試驗(yàn)平臺(tái)，它具有硬件調(diào)試方便，使用靈活的優(yōu)點(diǎn)。本發(fā)明是這樣來(lái)實(shí)現(xiàn)的，基于USB接口的軟件無(wú)線(xiàn)電試驗(yàn)板充分利用軟件無(wú)線(xiàn)電的優(yōu)點(diǎn)，把智能化程度高的信號(hào)處理(如調(diào)制解調(diào))交給電腦上的軟件執(zhí)行，而其余部分的操作，像數(shù)字上下變頻、抽樣和內(nèi)插等，都由FPGA處理。這樣不僅保證了無(wú)線(xiàn)電信號(hào)處理的速度，而且有利于創(chuàng)造新型無(wú)線(xiàn)設(shè)備，特別是降低創(chuàng)新時(shí)所要面臨的開(kāi)發(fā)難度。軟件無(wú)線(xiàn)電試驗(yàn)板可以通過(guò)軟件編程在單一通用平臺(tái)上實(shí)現(xiàn)多頻段、多模、多信道、多速率、多協(xié)議等通信功能。該硬件平臺(tái)是在高中頻甚至是在射頻進(jìn)行數(shù)字化，如此可以減少模擬環(huán)節(jié)，使得前端電路引入的噪聲更少，信號(hào)失真更小。與普通的窄帶接收機(jī)相比，瞬時(shí)處理帶寬更寬，動(dòng)態(tài)范圍更大，可擴(kuò)展性更好。此外，該實(shí)驗(yàn)板與其他同類(lèi)產(chǎn)品比較，電路中，設(shè)置了一些O歐電阻以及一些輔助電路，方便后期對(duì)硬件的調(diào)試以及對(duì)該硬件電路板的進(jìn)一步改進(jìn)，靈活性更強(qiáng)。此外還提供了一個(gè)JTAG做為FPGA外部程序下載、調(diào)試。一種基于USB接口的軟件無(wú)線(xiàn)電試驗(yàn)平臺(tái)，它包括一個(gè)FPGA、4路12位高速模數(shù)轉(zhuǎn)換器(ADcs)、4路14位高速數(shù)模轉(zhuǎn)換器(DACs)、AD9862、USB控制芯片(USBcontroller)、JTAG、外部晶振(24MHz XTAL)、三路輸出時(shí)鐘分配 IC(AD9513)、Tps77715、有源晶振(65MHz Oscillato)和子板(Dauguter board),其特征在于有源晶振通過(guò)三路輸出時(shí)鐘分配IC連接FPGA，Tps77715、子板和JTAG均連接FPGA，14位高速數(shù)模轉(zhuǎn)換器和12位高速模數(shù)轉(zhuǎn)換器之間設(shè)有AD9862，14位高速數(shù)模轉(zhuǎn)換器和12位高速模數(shù)轉(zhuǎn)換器的兩端分別連接FPGA和子板，USB控制芯片連接FPGA、外部晶振和子板。基于USB接口的軟件無(wú)線(xiàn)電試驗(yàn)板帶有內(nèi)置的MMO擴(kuò)張和模塊化設(shè)計(jì)，允許硬件進(jìn)行DC-6 GHz的工作頻率。體系結(jié)構(gòu)包括一個(gè)FPGA，4路12位高速模數(shù)轉(zhuǎn)換器(ADcs)，采樣速度可達(dá)64MSal爪ples/sec。4路14位高速數(shù)模轉(zhuǎn)換器(DACs)，采樣速度可達(dá)128MSamples/see和USB 2.0連接提供數(shù)據(jù)主機(jī)處理器，2個(gè)射頻同軸連接器。其中，tps77715為FPGA內(nèi)核提供1.5伏的工作電壓，64MHz有源晶振通過(guò)AD9513分別為FPGA與子板提供時(shí)鐘信號(hào)。提供四個(gè)SUB-board connector可分別與子板連接。
在FPGA中主要完成數(shù)字中頻化像數(shù)字上、下變頻等過(guò)程，控制系統(tǒng)中的ADC和DAC信號(hào)處理。FPGA相應(yīng)地同Cypress公司的USB2接口芯片相連，通過(guò)USB2總線(xiàn)，F(xiàn)PGA電路及USB微控制器(CY7C68013A-56)都是可編程的。其中，數(shù)字下變頻器(DDC)通過(guò)把信號(hào)從中頻波段轉(zhuǎn)換到基帶，使采樣信號(hào)的數(shù)據(jù)傳輸速率可以適應(yīng)USB 2.0以及計(jì)算機(jī)的計(jì)算能力進(jìn)而可以通過(guò)USB進(jìn)入電腦，開(kāi)始軟件調(diào)試。數(shù)字上變頻器(DUC)過(guò)程其實(shí)就是對(duì)信號(hào)進(jìn)行內(nèi)插，將信號(hào)從上變頻轉(zhuǎn)換到中頻頻段，實(shí)現(xiàn)通過(guò)DAC發(fā)送?；赨SB接口的軟件無(wú)線(xiàn)電試驗(yàn)板存在4個(gè)高速的12位模數(shù)轉(zhuǎn)換器，采樣速率是每秒64M符號(hào)。在傳輸路徑上也有4個(gè)高速14位數(shù)模轉(zhuǎn)換器。DAC時(shí)鐘頻率為128MS/s。10位低速模數(shù)轉(zhuǎn)換部分(ADC)輸入有8個(gè)輔助且可用于感知如:RSSI信號(hào)水平，溫度，偏置水平等的模擬輸入通道，它們都可以被軟件讀取。此外，有8個(gè)模擬輸出通道連接8位低速DAC輸出。還有兩個(gè)額外的DACs，由Sigma - Delta調(diào)制器與外部簡(jiǎn)單的低通濾波器構(gòu)成。母板中數(shù)模轉(zhuǎn)換部分(DAC)有一個(gè)高速64位數(shù)字I/O端口。這些數(shù)字I/O引腳同子板接口連接。這些數(shù)字I/o可以由軟件通過(guò)讀/寫(xiě)特殊的FPGA寄存器來(lái)控制，而且每個(gè)都可以被獨(dú)立配置為數(shù)字輸入或輸出。同時(shí)也可被用于實(shí)現(xiàn)自動(dòng)增益控制處理。當(dāng)連接到邏輯分析儀時(shí)，非常有助于FPGA實(shí)現(xiàn)調(diào)試。USB接口電路核心器件選用的是Cypress公司CY7C68013A。CY7C68013A器件是第I個(gè)包含USB2.0的集成微控制器，其內(nèi)部集成有I個(gè)增強(qiáng)型的8051，I個(gè)智能USB串行接口引擎(SIE)，I個(gè)USB數(shù)據(jù)收發(fā)器，3個(gè)8位I / O、16位地址線(xiàn)、8.5 KB RAM和4 KB的FIFO等。當(dāng)該芯片工作在slave FIFO模式，為FPGA與PC提供數(shù)據(jù)與命令通道。電源電路通過(guò)外接5V直流電壓，經(jīng)過(guò)LT1085電源穩(wěn)壓芯片輸出3.3V電壓(DVDD:1網(wǎng)絡(luò))為各個(gè)芯片供電。本發(fā)明的技術(shù)效果是:本發(fā)明與其他同類(lèi)產(chǎn)品比較，基于USB接口的軟件無(wú)線(xiàn)電試驗(yàn)板充分利用軟件無(wú)線(xiàn)電的優(yōu)點(diǎn)，把運(yùn)算復(fù)雜的的信號(hào)處理(如調(diào)制解調(diào))過(guò)程交給電腦上的軟件執(zhí)行。電路中，使用大量O歐電阻以及增加一些為后期更新該硬件平臺(tái)的輔助電路，方便后期對(duì)硬件的調(diào)試以及對(duì)該硬件電路板的進(jìn)一步改進(jìn)，靈活性更強(qiáng)。此外還提供了一個(gè)JTAG接口做為FPGA外部程序下載、調(diào)試。


圖1為本發(fā)明基于USB接口的軟件無(wú)線(xiàn)電試驗(yàn)板模塊結(jié)構(gòu)方框圖。圖2為本發(fā)明電源電路部分原理圖。
圖3為DAC電流輸出接口示意圖。圖4為10位低速ADC輸入接口示意圖。圖5為8位低速DAC輸出接口示意圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例方式對(duì)本發(fā)明做進(jìn)一步闡述；
如圖1和圖2，一種基于USB接口的軟件無(wú)線(xiàn)電試驗(yàn)平臺(tái)，它包括一個(gè)FPGA、4路12位高速模數(shù)轉(zhuǎn)換器(ADcs)、4路14位高速數(shù)模轉(zhuǎn)換器(DACs)、AD9862、USB控制芯片(USBcontroller)、JTAG、外部晶振(24MHz XTAL)、三路輸出時(shí)鐘分配 IC(AD9513)、Tps77715、有源晶振(65MHz Oscillato)和子板(Dauguter board),其特征在于有源晶振通過(guò)三路輸出時(shí)鐘分配IC連接FPGA，Tps77715、子板和JTAG均連接FPGA，14位高速數(shù)模轉(zhuǎn)換器和12位高速模數(shù)轉(zhuǎn)換器之間設(shè)有AD9862，14位高速數(shù)模轉(zhuǎn)換器和12位高速模數(shù)轉(zhuǎn)換器的兩端分別連接FPGA和子板，USB控制芯片連接FPGA、外部晶振和子板，其供電有供電設(shè)備(Power，supply)。FPGA芯片中核心任務(wù)是對(duì)信號(hào)進(jìn)行中頻數(shù)字化處理，像數(shù)字上/下變頻、抽樣、內(nèi)插和數(shù)字濾波等以及控制系統(tǒng)中的ADC和DAC進(jìn)行信號(hào)處理。FPGA相應(yīng)地同Cypress公司的USB2接口芯片相連，通過(guò)USB2總線(xiàn)，所有的(FPGA電路及USB微控制器)都是可編程的，如附圖3、圖4和圖5所示。有一個(gè)4級(jí)級(jí)聯(lián)用來(lái)實(shí)現(xiàn)數(shù)字下變頻器(DDC )的積分梳狀濾波器(CIC )存在于FPGA配置中。一個(gè)31抽頭半帶濾波器與CIC濾波器級(jí)聯(lián)，形成完整的DDC部分。標(biāo)準(zhǔn)FPGA配置包含2個(gè)完整的數(shù)字下變頻器(DDC )。另外有一種配置帶4個(gè)DDCs但沒(méi)有半帶濾波器，進(jìn)而擁有1、2或4個(gè)不同的接收信道。在4個(gè)數(shù)字下變頻(DDC)的實(shí)現(xiàn)中，接收路徑上有4個(gè)ADCs和4個(gè)DDCs。每個(gè)DDC有兩個(gè)輸入I和Q。每個(gè)ADCs都可以連接到4個(gè)DDCs的任何一個(gè)的I或者Q支路的輸入。因此可以在同一個(gè)ADC采樣流中存在多種信道選擇。數(shù)字下變頻器(DDC)，把信號(hào)從中頻波段轉(zhuǎn)換到基帶，用戶(hù)可以通過(guò)PC用軟件來(lái)調(diào)試它的工作模式，進(jìn)而使得它的采樣信號(hào)數(shù)據(jù)傳輸速率可以適應(yīng)USB 2.0以及相對(duì)于計(jì)算機(jī)的計(jì)算能力。復(fù)輸入信號(hào)乘以固定頻率(通常情況下指中頻)指數(shù)信號(hào)產(chǎn)生的信號(hào)也是復(fù)信號(hào)，而且集中在O頻。抽樣可以看成是一個(gè)低通濾波器接一個(gè)下采樣器，假設(shè)我們以一個(gè)抽樣因子N來(lái)進(jìn)行抽樣，低通濾波器輸出帶寬[_Fs/N，F(xiàn)s/N],然后下采樣器解擴(kuò)從[_Fs，F(xiàn)s]到[-Fs/N，F(xiàn)s/N]的頻譜，所以實(shí)際上我們已經(jīng)以因子N縮小了有用數(shù)字信號(hào)的帶寬。對(duì)于帶寬，在USB總線(xiàn)上傳輸速率可以保持在32MB/sec。USB接口上發(fā)送的所有符號(hào)都是以16位有符號(hào)整數(shù)組成的正交格式。比如:16位I和16位Q數(shù)據(jù)(復(fù)信號(hào))意味著每個(gè)復(fù)4字節(jié)。這導(dǎo)致USB上的符號(hào)速率為8M符號(hào)/秒(32MByte每秒/4字節(jié))。由于使用復(fù)處理，根據(jù)奈奎斯特準(zhǔn)則，這將提供最大有效總頻譜帶寬約為8MHz。當(dāng)然，我們可以通過(guò)改變采樣率選擇更窄的帶寬。例如，假設(shè)我們要設(shè)計(jì)一個(gè)調(diào)頻接收器，調(diào)頻電臺(tái)的帶寬一般為200kHz。因此，我們可以選擇抽取因子為250，則USB上的數(shù)據(jù)傳輸速率是64MHz/ 250 = 256 kHz，這非常適合200 KHz的帶寬而不會(huì)丟失任何頻譜信息。抽樣率必須在[8 ,256 ]之間。最后，復(fù)正交信號(hào)通過(guò)USB進(jìn)入電腦，進(jìn)而開(kāi)始軟件調(diào)試。
數(shù)字上變頻器(DUC)其實(shí)就是對(duì)信號(hào)進(jìn)行內(nèi)插，使信號(hào)轉(zhuǎn)換到中頻頻段，然后經(jīng)過(guò)一個(gè)信號(hào)分離器，并最終通過(guò)DAC發(fā)送。數(shù)字上變頻器不是在FPGA里而是包含在AD9862CODEC芯片里。FPGA上的傳輸信號(hào)處理模塊只有CIC插值器。插值輸出可發(fā)送到4個(gè)CODEC輸入的任何一個(gè)。在多發(fā)送信道情況下，所有輸出信道必須是相同的數(shù)據(jù)速率(即同一插值比例)。
模數(shù)轉(zhuǎn)換器部分
軟件無(wú)線(xiàn)電試驗(yàn)平臺(tái)有4個(gè)高速的12位模數(shù)轉(zhuǎn)換器。每12 Bit位采樣信號(hào)速率是每秒64M符號(hào)。一般情況下可以作為數(shù)字化32MHz帶寬。AD轉(zhuǎn)換器可以帶通濾波約達(dá)200MHz的采樣信號(hào)。如果可以接受幾個(gè)分貝的損失，甚至可以數(shù)字化高達(dá)500MHz的中頻頻率。然而，如果采樣信號(hào)的中間頻率大于32MHz，我們將引入量化噪聲，實(shí)際的有用信號(hào)帶寬被映射到-32MHz和32MHz之間。有時(shí)候，這是有用的，例如，我們可以在沒(méi)有任何射頻前端的情況下收聽(tīng)調(diào)頻廣播電臺(tái)。被采樣信號(hào)的頻率越高，抖動(dòng)帶來(lái)的信噪比損失越多，建議上限為IOOMHz0模數(shù)轉(zhuǎn)換器的范圍是2V峰峰值，輸入是差分50歐姆。在ADCs之前有一個(gè)可編程增益放大器PGA (可軟件編程)用于放大輸入信號(hào)，以便在輸入信號(hào)較弱的情況下使用到ADCs的整個(gè)輸入范圍。PGA最大20dB，增益設(shè)置為零，最大輸入為差分2V峰峰值。當(dāng)設(shè)定為20分貝，只需要0.2V峰峰值差分輸入信號(hào)，便可達(dá)到最大范圍。如果信號(hào)是交流耦合的，在內(nèi)部緩沖打開(kāi)的情況下，不需要給它提供直流偏置，它將提供約2V的偏置。如果信號(hào)是直流耦合的，應(yīng)給正負(fù)極同時(shí)提供一個(gè)VCC/2 ( 1.65V)的直流偏置，而且要關(guān)閉內(nèi)部緩沖區(qū)。數(shù)模轉(zhuǎn)換器部分
在傳輸路徑上也有4個(gè)高速14位數(shù)模轉(zhuǎn)換器。DAC時(shí)鐘頻率為128MS/S，故奈奎斯特頻率為64MHz。但是為了便于濾波器更好地工作，如果頻率更低一點(diǎn)，達(dá)到的效果會(huì)更好。這時(shí)一個(gè)有用的輸出頻率范圍是從DC到44MHz。DACs可為50歐姆即IOmW ( IOdBm )，差分負(fù)載提供峰值為IV的電壓。在經(jīng)過(guò)DAC階段之后也使用了 PGA用于提供高達(dá)20dB的增益。DAC 信號(hào)(10UTP_A _A/ 10UTN_A_A 和 10UTP_B_B / 10UTN_B_B 原理圖見(jiàn)

中圖4所示)是電流輸出的，每個(gè)接口輸出電流范圍介于O和20毫安之間，它們可以通過(guò)一個(gè)電阻轉(zhuǎn)換成差分電壓。輔助模擬I/O端口
有8個(gè)輔助的模擬輸入通道連接到10位低速ADC輸入(標(biāo)記為AUX_ADC_A1_A，AUX_ADC_B1_A，AUX_ADC_A2_A，AUX_ADC_B2_A，AUX_ADC_A1_B，AUX_ADC_B1_B，AUX_ADC_A2_B，和AUX_ADC_B2_B PCB原理圖見(jiàn)

中的圖5所示)，它們也都可以被軟件讀取。這些ADCs可以轉(zhuǎn)換高達(dá)1.25MS/S，其帶寬約200KHz。這些模擬通道可用于感知RSSI信號(hào)水平、溫度、偏置水平等等。此外，有8個(gè)模擬輸出通道連接8位低速DAC輸出。他們分別是AUX_DAC_A_A, AUX_DAC_B_A，AUX_DAC_C_A, AUX_DAC_A_B, AUX_DAC_B_B 和 AUX_DAC_C_B PCB。這些DACs可用于提供各種控制電壓，如外部可變?cè)鲆娣糯笃骺刂?。此外，還有兩個(gè)額外的DACs(標(biāo)記為AUX_DAC_D_A和AUX_DAC_D_B )，是由Sigma - Delta調(diào)制器與外部簡(jiǎn)單的低通濾波器構(gòu)成。軟件無(wú)線(xiàn)電試驗(yàn)平臺(tái)母板與子板連接器(RXA和TXA)共享一組4個(gè)模擬輸出通道(從AUX_DAC_A_A到AUX_DAC_D_A用于RXA和TXA)，他們分別都具有2個(gè)獨(dú)立的模擬輸入通道(AUX_ADC_A1_A 和 AUX_ADC_B 1_A 用于 RXA，AUX_ADC_A2_A 和 AUX_ADC_B2_A 用于TXA)。RXB和TXB共用他們另外獨(dú)立的一組。如果必要，另有AUX_ADC_REF可以為提供增益設(shè)置一個(gè)參考等級(jí)。 輔助數(shù)字I/O端口
軟件無(wú)線(xiàn)電試驗(yàn)平臺(tái)母板有一個(gè)高速64位數(shù)字I/O端口，被分為二組(32位用于10_RX, 32位用于Ι0_ΤΧ)。這些數(shù)字I/O引腳連接到子板接口連接器(RxA，TxA, RxB和TxB)。所有這些連接器有16位數(shù)字I/O位。這些信號(hào)可以由軟件通過(guò)讀/寫(xiě)，然后由特殊的FPGA寄存器來(lái)控制，而且每個(gè)都可以被獨(dú)立配置為數(shù)字輸入或數(shù)字輸出。其中一些引腳用于控制所安裝子板上的特定操作，如控制選擇接收射頻輸入的端口，在自動(dòng)發(fā)送/接收模式控制不同的Tx和Rx部件的供電電源，合成器鎖定檢測(cè)等。它也可被用于實(shí)現(xiàn)AGC處理。當(dāng)連接到邏輯分析儀時(shí)，它非常有助于FPGA實(shí)現(xiàn)調(diào)試。
權(quán)利要求
1.一種基于USB接口的軟件無(wú)線(xiàn)電試驗(yàn)平臺(tái)，它包括一個(gè)FPGA、4路12位高速模數(shù)轉(zhuǎn)換器、4路14位高速數(shù)模轉(zhuǎn)換器、AD9862、USB控制芯片、JTAG、外部晶振、三路輸出時(shí)鐘分配IC、Tps77715、有源晶振和子板，其特征在于有源晶振通過(guò)三路輸出時(shí)鐘分配IC連接FPGA，Tps77715、子板和JTAG均連接FPGA，14位高速數(shù)模轉(zhuǎn)換器和12位高速模數(shù)轉(zhuǎn)換器之間設(shè)有AD9862，14位高速數(shù)模轉(zhuǎn)換器和12位高速模數(shù)轉(zhuǎn)換器的兩端分別連接FPGA和子板，USB控制芯片連接FPGA、外部晶振和子板。
全文摘要
一種基于USB接口的軟件無(wú)線(xiàn)電試驗(yàn)平臺(tái),它包括一個(gè)FPGA、4路12位高速模數(shù)轉(zhuǎn)換器、4路14位高速數(shù)模轉(zhuǎn)換器、AD9862、USB控制芯片、JTAG、外部晶振、三路輸出時(shí)鐘分配IC、Tps77715、有源晶振和子板，其特征在于有源晶振通過(guò)三路輸出時(shí)鐘分配IC連接FPGA，Tps77715、子板和JTAG均連接FPGA，14位高速數(shù)模轉(zhuǎn)換器和12位高速模數(shù)轉(zhuǎn)換器之間設(shè)有AD9862，14位高速數(shù)模轉(zhuǎn)換器和12位高速模數(shù)轉(zhuǎn)換器的兩端分別連接FPGA和子板，USB控制芯片連接FPGA、外部晶振和子板。本發(fā)明充分利用軟件無(wú)線(xiàn)電的優(yōu)點(diǎn)，方便了后期對(duì)硬件的調(diào)試以及對(duì)該硬件電路板的進(jìn)一步改進(jìn)，靈活性更強(qiáng)。
文檔編號(hào)H04B17/00GK103152111SQ20121058908
公開(kāi)日2013年6月12日 申請(qǐng)日期2012年12月31日 優(yōu)先權(quán)日2012年12月31日
發(fā)明者姚明, 李世鵬, 魏葵, 白波 申請(qǐng)人:南昌大學(xué)