專利名稱：信令鏈路接入和識別的裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及通信技術(shù)領(lǐng)域，尤其涉及一種信令鏈路接入和識別的裝置。
背景技術(shù)：
目前，隨著傳輸網(wǎng)絡(luò)的進(jìn)ー步改進(jìn)，中國移動現(xiàn)網(wǎng)中越來越多地選用光纜作為傳輸?shù)慕橘|(zhì)，特別是在BSC (Base Station Controller,基站控制器)到BTS (BaseTransceiver Station,基站收發(fā)臺)之間的傳輸網(wǎng)絡(luò)中，這是因為BSC和BTS之間的接口數(shù)量比較大。采用光纜作為介質(zhì)相對采用電纜傳輸來說，可以減少線路的數(shù)量和占用的傳輸機(jī)房的空間，極大降低傳輸維護(hù)成本，因此以光纜作為介質(zhì)已經(jīng)成為了電信傳輸?shù)陌l(fā)展趨勢。隨著傳輸方式的轉(zhuǎn)型，傳統(tǒng)的信令數(shù)據(jù)采集設(shè)備將面臨很大的問題。一般情況下，當(dāng)網(wǎng)絡(luò)出現(xiàn)異?；蛘吖收系臅r候，網(wǎng)絡(luò)優(yōu)化人員首先是用信令儀表采集數(shù)據(jù)，并利用ー些針對網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行分析和統(tǒng)計的工具，對采集到的數(shù)據(jù)進(jìn)行分析來得出相應(yīng)的結(jié)果。但是·在光接ロ大規(guī)模鋪設(shè)的情況下，傳統(tǒng)電路接ロ的信令分析儀表就顯得無能為力。而采用專用光接ロ儀表，價格一般都比較昂貴，且接入密度較小，鏈路識別效率低。目前在處理大容量信令鏈路時，一般的做法是在服務(wù)器上配置PCI卡，通過PCI卡接入信令鏈路來實現(xiàn)。然后這種做法會導(dǎo)致接ロ密度不高，整套設(shè)備的價格昂貴，同時也因為沒有針對性優(yōu)化而導(dǎo)致無法及時獲知鏈路變化情況，因此這種做法不適合大規(guī)模應(yīng)用于對網(wǎng)絡(luò)作7X24小時長期的完整的數(shù)據(jù)采集。
發(fā)明內(nèi)容本實用新型提出一種信令鏈路接入和識別的裝置，能夠解決在大容量信令接ロ采集吋，實現(xiàn)高密度的信令鏈路接入和處理。本實用新型實施例提供一種信令鏈路接入和識別的裝置，包括用于接入信令鏈路和采集信令數(shù)據(jù)的信令采集卡；以及用于處理和轉(zhuǎn)發(fā)信令數(shù)據(jù)的數(shù)據(jù)處理卡；所述信令采集卡通過PCIE總線和所述數(shù)據(jù)處理卡相連接。進(jìn)ー步的，所述信令鏈路接入和識別的裝置還包括機(jī)箱。在一個優(yōu)選的實施方式中，所述信令鏈路接入和識別的裝置包括至少四個信令采集卡；所述信令采集卡設(shè)置在所述機(jī)箱的后部。所述信令鏈路接入和識別的裝置包括至少五個數(shù)據(jù)處理卡；所述數(shù)據(jù)處理卡設(shè)置在所述機(jī)箱的前部。再進(jìn)ー步的，所述信令鏈路接入和識別的裝置還包括PCIE背板，以及設(shè)置在PCIE背板上的PCIE交換芯片；所述PCIE背板設(shè)置在所述機(jī)箱的中部；所述數(shù)據(jù)處理卡的PCIE總線和所述PCIE背板連接，通過所述PCIE背板上的PCIE交換芯片擴(kuò)展出N個PCIE接ロ ；所述N個PCIE接ロ與具有N路PCIE通道的多個信令采集卡互聯(lián)；其中，N彡4。本實用新型實施例提供的信令鏈路接入和識別的裝置，采用了結(jié)構(gòu)優(yōu)化的專用PCIE機(jī)箱架構(gòu)，結(jié)合多層信令采集卡和數(shù)據(jù)處理卡，通過PCIE總線實現(xiàn)信令采集卡和數(shù)據(jù)處理卡之間互聯(lián)；該信令采集卡用于接入信令鏈路和采集信令數(shù)據(jù)；該數(shù)據(jù)處理卡用于處理和轉(zhuǎn)發(fā)信令數(shù)據(jù)；能夠解決在大容量信令接ロ采集吋，實現(xiàn)高密度的信令鏈路接入和快捷可靠的信令識別。

圖I是本實用新型實施例一提供的信令鏈路接入和識別的裝置的結(jié)構(gòu)示意圖；圖2是本實用新型實施例ニ提供的信令鏈路接入和識別的裝置的結(jié)構(gòu)示意圖；圖3是本實用新型實施例三提供的信令鏈路接入和識別的裝置的結(jié)構(gòu)示意圖；圖4是本實用新型實施例四提供的信令鏈路接入和識別的裝置的結(jié)構(gòu)示意圖。
具體實施方式
下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護(hù)的范圍。本實用新型實施例提供一種信令鏈路接入和識別的裝置，包括機(jī)箱、信令采集卡和數(shù)據(jù)處理卡。其中，所述信令采集卡通過PCIE總線和所述數(shù)據(jù)處理卡相連接。該信令鏈路接入和識別的裝置能夠解決在大容量信令接ロ采集時，實現(xiàn)高密度的信令鏈路接入和處理。下面結(jié)合圖廣圖4，對本實用新型提供的信令鏈路接入和識別的裝置的結(jié)構(gòu)進(jìn)行詳細(xì)說明。 參見圖1，是本實用新型實施例一提供的信令鏈路接入和識別的裝置的結(jié)構(gòu)示意圖。信令采集卡2設(shè)置在機(jī)箱I的后部，該信令采集卡2用于接入信令鏈路和采集信令數(shù)據(jù)。優(yōu)選的，在機(jī)箱I的后部至少配置有四個信令采集卡2，每個信令采集卡至少具有ー個PCIE通道。其中，每個信令采集卡的高度為IU ;最大接入128路El的電信號，或16路STM1/STM4的光信號，或4路STM16的光信號。參見圖2，是本實用新型實施例ニ提供的信令鏈路接入和識別的裝置的結(jié)構(gòu)示意圖。數(shù)據(jù)處理卡3設(shè)置在機(jī)箱I的前部，該數(shù)據(jù)處理卡3用于處理和轉(zhuǎn)發(fā)信令數(shù)據(jù)。優(yōu)選的，在機(jī)箱I的前部至少配置有一個數(shù)據(jù)處理卡3。其中，每個數(shù)據(jù)處理卡的高度為IU ；可處理500Mbps以上的信令流量。參見圖3，是本實用新型實施例三提供的信令鏈路接入和識別的裝置的結(jié)構(gòu)示意圖。本實施例提供的信令鏈路接入和識別的裝置還包括PCIE(Peripheral ComponentInterconnect Express,高速外設(shè)擴(kuò)展接ロ)背板4，以及設(shè)置在PCIE背板上的PCIE交換芯片。該P(yáng)CIE背板4設(shè)置在機(jī)箱I的中部。如圖3所示，信令采集卡2通過所述PCIE背板4和數(shù)據(jù)處理卡3相連接。具體的，數(shù)據(jù)處理卡3的PCIE總線和PCIE背板4連接，通過所述PCIE背板4上的PCIE交換芯片擴(kuò)展出N個PCIE接ロ ；所述N個PCIE接ロ與具有N路PCIE通道的多個信令采集卡2互聯(lián)，形成高密度多層立體式的信令鏈路接入架構(gòu)，并且保證信令處理的冗余和擴(kuò)展能力。其中，N彡4。參見圖4，是本實用新型實施例四提供的信令鏈路接入和識別的裝置的結(jié)構(gòu)示意圖。信令采集卡2具體包括用于完成物理鏈路的接入和信號成巾貞，并輸出巾貞信號的信號成巾貞模塊201 ；用于對幀信號進(jìn)行解復(fù)用和HDLC協(xié)議解碼，并輸出原始信令數(shù)據(jù)的FPGA(Field — Programmable Gate Array,現(xiàn)場可編程門陣列)模塊 202 ;其中，信號成幀模塊201和FPGA模塊202相連接。具體實施吋，信號成幀模塊201完成物理鏈路的接入和信號成幀，并輸出基于HDLC (High-Level Data Link Control，高級數(shù)據(jù)鏈路控制)的El幀信號，或SDH(Synchronous Digital Hierarchy,同步數(shù)字體系，例如 STM-1/4/16)巾貞信號。之后，F(xiàn)PGA模塊202對幀信號進(jìn)行解復(fù)用并進(jìn)行HDLC協(xié)議解碼，輸出原始信令數(shù)據(jù)包。最后，原始信令數(shù)據(jù)包通過PCIE總線傳輸?shù)綌?shù)據(jù)處理卡3。其中，根據(jù)FPGA的資源大小可以支持不同數(shù)量的E1/VC12的處理。優(yōu)選的，本實施例可以在ー塊信令采集卡上最大實現(xiàn)1008個E1/VC12的處理。本實施例利用大規(guī)?，F(xiàn)場可編程器件(FPGA)的高密度的管腳配置和邏輯資源，可以實現(xiàn)大容量的信號輸入和物理層處理，且空間利用率高。即可以在IU的空間內(nèi)，實現(xiàn)1008個El或VC12 (I個STMl內(nèi)有63個VC12)的信號接入和處理。本實用新型實施例提供的信令鏈路接入和識別的裝置，采用了結(jié)構(gòu)優(yōu)化的專用PCIE機(jī)箱架構(gòu)，結(jié)合多層信令采集卡和數(shù)據(jù)處理卡，通過PCIE總線實現(xiàn)信令采集卡和數(shù)據(jù)處理卡之間互聯(lián)；該信令采集卡用于接入信令鏈路和采集信令數(shù)據(jù)；該數(shù)據(jù)處理卡用于處理和轉(zhuǎn)發(fā)信令數(shù)據(jù)；能夠解決在大容量信令接ロ采集吋，實現(xiàn)高密度的信令鏈路接入和快捷可靠的信令識別。以上所述是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也視為本實用新型的保護(hù)范圍。
權(quán)利要求1.一種信令鏈路接入和識別的裝置，其特征在于，包括用于接入信令鏈路和采集信令數(shù)據(jù)的信令采集卡；以及用于處理和轉(zhuǎn)發(fā)信令數(shù)據(jù)的數(shù)據(jù)處理卡； 所述信令采集卡通過PCIE總線和所述數(shù)據(jù)處理卡相連接。
2.如權(quán)利要求I所述的信令鏈路接入和識別的裝置，其特征在于，所述信令鏈路接入和識別的裝置還包括機(jī)箱。
3.如權(quán)利要求2所述的信令鏈路接入和識別的裝置，其特征在于，所述信令鏈路接入和識別的裝置包括至少四個信令采集卡，每個信令采集卡至少具有ー個PCIE通道；所述信令采集卡設(shè)置在所述機(jī)箱的后部。
4.如權(quán)利要求3所述的信令鏈路接入和識別的裝置，其特征在于，所述信令鏈路接入和識別的裝置包括至少ー個數(shù)據(jù)處理卡；所述數(shù)據(jù)處理卡設(shè)置在所述機(jī)箱的前部。
5.如權(quán)利要求4所述的信令鏈路接入和識別的裝置，其特征在于，所述信令鏈路接入和識別的裝置還包括PCIE背板，以及設(shè)置在PCIE背板上的PCIE交換芯片；所述PCIE背板設(shè)置在所述機(jī)箱的中部； 所述數(shù)據(jù)處理卡的PCIE總線和所述PCIE背板連接，通過所述PCIE背板上的PCIE交換芯片擴(kuò)展出N個PCIE接ロ ；所述N個PCIE接ロ與具有N路PCIE通道的多個信令采集卡互聯(lián)；其中，N彡4。
6.如權(quán)利要求f5任一項所述的信令鏈路接入和識別的裝置，其特征在于，所述信令采集卡具體包括 用于完成物理鏈路的接入和信號成幀，并輸出幀信號的信號成幀模塊；和 用于對幀信號進(jìn)行解復(fù)用和HDLC協(xié)議解碼，并輸出原始信令數(shù)據(jù)的FPGA模塊； 所述信號成幀模塊和所述FPGA模塊相連接。
7.如權(quán)利要求6所述的信令鏈路接入和識別的裝置，其特征在于，所述信令采集卡的高度為IU ;最大接入128路El的電信號，或16路STM1/STM4光信號，或4路STM16的光信號。
8.如權(quán)利要求7所述的信令鏈路接入和識別的裝置，其特征在于，所述信令采集卡的高度為IU ;可以處理500Mbps以上的信令流量。
專利摘要本實用新型公開了一種信令鏈路接入和識別的裝置，包括用于接入信令鏈路和采集信令數(shù)據(jù)的信令采集卡；以及用于處理和轉(zhuǎn)發(fā)信令數(shù)據(jù)的數(shù)據(jù)處理卡；所述信令采集卡通過PCIE總線和所述數(shù)據(jù)處理卡相連接。采用本實用新型實施例，能夠解決在大容量信令接口采集時，實現(xiàn)高密度的信令鏈路接入和處理。
文檔編號H04L1/00GK202503528SQ20122012184
公開日2012年10月24日 申請日期2012年3月28日 優(yōu)先權(quán)日2012年3月28日
發(fā)明者吳仕山, 唐選文, 朱智勇 申請人:廣東宜通世紀(jì)科技股份有限公司