專利名稱：一種圖像處理裝置及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及圖像采集和處理技術(shù)領(lǐng)域，更具體地說，涉及ー種圖像處理裝置及系統(tǒng)。
背景技術(shù)：
隨著機(jī)器視覺技術(shù)的高速發(fā)展，以線陣相機(jī)為代表的高速相機(jī)得到了廣泛的應(yīng)用。高速相機(jī)的信號輸出接ロ以標(biāo)配Camera Link接ロ居多，信號輸出速率可達(dá)到Gbps (IGbps為姆秒1204兆位)級別。針對高速相機(jī)輸出的Gbps級別的圖像信號的處理，現(xiàn)有主流的圖像信號處理方式如下與高速相機(jī)配套的圖像采集卡采集高速相機(jī)輸出的圖像信號，將采集后的圖像信 號傳輸給主機(jī)，主機(jī)可以為エ控機(jī)或服務(wù)器，主機(jī)根據(jù)預(yù)置圖像處理軟件進(jìn)行后續(xù)的圖像處理。由于主機(jī)的主頻有限，一臺主機(jī)往往無法滿足Gbps級別的圖像信號處理的需求，因此現(xiàn)有技術(shù)使用多臺主機(jī)甚至采用硬盤陣列進(jìn)行配合，來實現(xiàn)Gbps級別的圖像信號處理。然而，這種圖像信號處理方式所采用的圖像信號處理設(shè)備過多，圖像信號處理成本高，且主機(jī)預(yù)置的圖像處理軟件依賴于主機(jī)的操作系統(tǒng)，當(dāng)主機(jī)操作系統(tǒng)出現(xiàn)故障吋，圖像處理軟件將無法使用，影響圖像信號的正常處理，圖像信號處理的可靠性較差。

實用新型內(nèi)容有鑒于此，本實用新型實施例提供ー種圖像處理裝置及系統(tǒng)，以解決現(xiàn)有技術(shù)圖像處理成本高及圖像處理的可靠性較差的問題。為實現(xiàn)上述目的，本實用新型實施例提供如下技術(shù)方案ー種圖像處理裝置，包括圖像采集卡和現(xiàn)場可編程門列陣FPGA處理器；所述圖像采集卡包括接收高速相機(jī)輸出的圖像信號的第一接ロ ；與所述第一接ロ相連，將所述高速相機(jī)輸出的圖像信號由串行的低壓差分信號LVDS轉(zhuǎn)換為并行的晶體管-晶體管邏輯電平TTL信號，或互補金屬氧化物半導(dǎo)體CMOS信號的圖像信號轉(zhuǎn)換電路；與所述圖像信號轉(zhuǎn)換電路相連，將經(jīng)過信號轉(zhuǎn)換的圖像信號輸出至所述FPGA處理器的第二接ロ； 所述FPGA處理器包括與所述第二接ロ相連，接收所述經(jīng)過信號轉(zhuǎn)換的圖像信號的第三接ロ ；與所述第三接ロ相連，將所述經(jīng)過信號轉(zhuǎn)換的圖像信號進(jìn)行并行處理的圖像信號處理電路。優(yōu)選的，所述圖像采集卡還包括分別與所述第一接口和所述第二接ロ相連，將所述FPGA處理器通過所述第二接ロ輸送的控制信號，由并行的TTL信號或CMOS信號轉(zhuǎn)換為串行的LVDS信號，將轉(zhuǎn)換后的控制信號通過所述第一接ロ輸送至所述高速相機(jī)的控制信號轉(zhuǎn)換電路。優(yōu)選的，所述第二接ロ為鐳目通用接ロ RGI接ロ。優(yōu)選的，所述圖像信號轉(zhuǎn)換電路包括鎖相回路PLL ；所述圖像采集卡還包括分別與所述PLL的電源和所述圖像采集卡的工作電源相連，將所述工作電源去耦和濾波，將去耦和濾波后的工作電源提供給所述PLL的電源的電源濾波隔離電路。優(yōu)選的，所述FPGA處理器還包括分別與所述第三接口和所述圖像信號處理電路相連，緩存所述經(jīng)過信號轉(zhuǎn)換的圖 像信號，將緩存后的圖像信號傳輸給圖像信號處理電路的雙口內(nèi)存電路。優(yōu)選的，所述圖像采集卡與所述FPGA處理器為板卡結(jié)構(gòu)，所述圖像采集卡與所述FPGA處理器相插接。本實用新型實施例還提供ー種圖像處理系統(tǒng)，包括上述所述的圖像處理裝置；與上述所述圖像處理裝置相連，接收并行處理后的圖像信號的主機(jī)?；谏鲜黾夹g(shù)方案，本實用新型實施例所提供的圖像處理裝置，不再使用現(xiàn)有的與高速相機(jī)配套的圖像采集卡進(jìn)行圖像信號的采集，而是使用能夠與FPGA處理器配合使用的圖像采集卡，圖像采集卡采集的圖像信號經(jīng)過高速信號向低速信號的轉(zhuǎn)換后，傳輸給FPGA處理器，由FPGA處理器對經(jīng)過信號轉(zhuǎn)換的圖像信號進(jìn)行并行處理，實現(xiàn)了對高速相機(jī)輸出的Gbps級別的圖像信號的處理，解決了現(xiàn)有技術(shù)采用多臺設(shè)備進(jìn)行圖像信號處理而造成的成本高的問題，同時采用硬件形式實現(xiàn)了圖像信號的處理，圖像信號的處理不再依賴于主機(jī)的操作系統(tǒng)，保證了圖像信號處理的可靠性。

為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為本實用新型實施例所提供的圖像處理裝置的結(jié)構(gòu)示意圖；圖2為本實用新型實施例提供的圖像處理裝置的另ー結(jié)構(gòu)示意圖。
具體實施方式
下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護(hù)的范圍。圖I為本實用新型實施例所提供的圖像處理裝置的結(jié)構(gòu)示意圖，參照圖1，該圖像處理裝置包括圖像采集卡100，及與圖像采集卡100相連的FPGA(Field-ProgrammableGate Array,現(xiàn)場可編程門列陣)處理器200。圖像采集卡100外接高速相機(jī)，接收高速相機(jī)輸出的圖像信號，將該圖像信號進(jìn)行電平轉(zhuǎn)換，將該圖像信號由串行的高速LVDS (Low-Vo ltage Differential Signaling,低壓差分信號)信號轉(zhuǎn)換為能夠滿足FPGA處理器200并行處理要求的并行的低速TTL (Transistor Transistor Logic,晶體管-晶體管邏輯電平)信號或CMOS (Complementary Metal Oxide Semiconductor,互補金屬氧化物半導(dǎo)體)信號，將經(jīng)過信號轉(zhuǎn)換的圖像信號輸送給FPGA處理器200，由FPGA處理器200對經(jīng)過信號轉(zhuǎn)換的圖像信號進(jìn)行并行處理。圖I同時示出了圖像采集卡100的結(jié)構(gòu)，圖像采集卡100可以包括第一接ロ 110，圖像信號轉(zhuǎn)換電路120和第二接ロ 130。第一接ロ 110外接高速相機(jī)，內(nèi)接圖像信號轉(zhuǎn)換電路120，接收高速相機(jī)輸出的圖像信號，將該圖像信號傳送給圖像信號轉(zhuǎn)換電路120 ；第一接ロ 110可以為現(xiàn)有技術(shù)中與高速相機(jī)相接的圖像采集卡的接ロ，如MDR(英文全稱為Mini D Ribbon) 26接ロ，第一接ロ 110只要能夠接收高速相機(jī)輸出的高速圖像信號即可，對于第一接ロ的具體接ロ類型，本實用新型實施例并不設(shè)限。若第一接ロ 110選用MDR26接ロ，則高速相機(jī)處于FULL模式或Medium模式時，所使用的MDR26接口數(shù)目為2個， 高速相機(jī)處于Base模式時，所使用的MDR26接口數(shù)目為I個。圖像信號轉(zhuǎn)換電路120分別與第一接ロ 110和第二接ロ 130相連，將第一接ロ 110接收的圖像信號由串行的LVDS信號轉(zhuǎn)換為FPGA處理器200能夠處理的并行的TTL信號或CMOS信號，將轉(zhuǎn)換后的圖像信號傳送給第二接ロ 130 ；圖像信號轉(zhuǎn)換電路120可以選用DS90CR288A芯片，進(jìn)行圖像信號的信號轉(zhuǎn)換。當(dāng)高速相機(jī)處于FULL模式，Medium模式和Base模式時，所選用的DS90CR288A芯片的數(shù)量分別為3片，2片及I片。第二接ロ 130分別與圖像信號轉(zhuǎn)換電路120，和FPGA處理器200相連，將經(jīng)圖像信號轉(zhuǎn)換電路120轉(zhuǎn)換后的圖像信號傳送給FPGA處理器200 ；第二接ロ 130為本實用新型實施例圖像采集卡的圖像信號輸出接ロ，其不同于現(xiàn)有技術(shù)中圖像采集卡的圖像信號輸出接ロ，現(xiàn)有技術(shù)中圖像采集卡將采集到的圖像信號傳送給主機(jī)，因此現(xiàn)有技術(shù)中與主機(jī)相連的圖像采集卡的輸出接ロ 一般為標(biāo)準(zhǔn)的PICE (Peripheral Component Interconnect Express,目前標(biāo)準(zhǔn)的與計算機(jī)進(jìn)行連接的總線和接ロ標(biāo)準(zhǔn))接ロ，而本實用新型實施例中圖像采集卡100不與主機(jī)相連，圖像采集卡100將采集到的圖像信號傳送給FPGA處理器200，因此圖像采集卡100的第二接ロ 130應(yīng)選用能夠與FPGA處理器200相適應(yīng)的接ロ，實現(xiàn)轉(zhuǎn)換后的圖像信號至FPGA處理器200的傳輸。第一接ロ可以選用RGI (Ramon General Interface,錯目通用接ロ)接ロ。圖I同時示出了 FPGA處理器200的結(jié)構(gòu)，F(xiàn)PGA處理器200可以包括第三接ロ210，與第三接ロ相連的圖像信號處理電路220。第三接ロ 210分別與圖像采集卡100的第二接ロ 130，和圖像信號處理電路220相連，接收圖像采集卡100傳送給FPGA處理器200的經(jīng)過信號轉(zhuǎn)換的圖像信號；圖像信號處理電路220與第三接ロ 210相連，將第三接ロ 210接收的經(jīng)過信號轉(zhuǎn)換的圖像信號進(jìn)行并行處理；圖像信號處理電路220對圖像信號進(jìn)行并行處理的內(nèi)容可以包括圖像特征、圖像缺陷的分析及圖像坐標(biāo)的計算等，并行處理的具體內(nèi)容可根據(jù)圖像信號處理電路220預(yù)置的圖像處理算法而決定，該圖像處理算法可以通過FPGA處理器加載的驅(qū)動程序?qū)懭?，該?qū)動程序可以使用 VHDL (Very-High-Speed Integrated Circuit Hardware DescriptionLanguage，超高速集成電路硬件描述語言)語言描述，該驅(qū)動程序可以配置成符合PLB(Processor Local Bus,處理器局部總線)或 0PB(0n_chip Peripheral Bus,片上外圍總線)總線接ロ規(guī)范的IPdntellectual Property core,知識產(chǎn)權(quán)核)核，作為FPGA處理器中 MicroBlaze 軟核或 PowerPC (英文全稱為 Performance Optimized With EnhancedRISC Personal Computer, 一種 RISC 架構(gòu)的 CPU, RISC 的英文全稱為 Reduced InstructionSet Computer,中文簡稱為精簡指令集計算機(jī))硬核的從設(shè)備。本實用新型實施例提供的圖像處理裝置，不再使用現(xiàn)有的與高速相機(jī)配套的圖像采集卡進(jìn)行圖像信號的采集，而是設(shè)計出能夠與FPGA處理器配合使用的圖像采集卡，圖像采集卡采集的圖像信號經(jīng)過高速信號向低速信號的轉(zhuǎn)換后，傳輸給FPGA處理器，由FPGA處理器對經(jīng)過信號轉(zhuǎn)換的圖像信號進(jìn)行并行處理，實現(xiàn)了對高速相機(jī)輸出的Gbps級別的圖像信號的處理，同時采用硬件形式實現(xiàn)了圖像信號的處理，圖像信號的處理不再依賴于主機(jī)的操作系統(tǒng)，保證了圖像信號處理的可靠性。圖2為本實用新型實施例提供的圖像處理裝置的另ー結(jié)構(gòu)示意圖，結(jié)合圖I與圖2所示，圖2所示圖像處理裝置還包括設(shè)置于圖像采集卡100內(nèi)的控制信號轉(zhuǎn)換電路140，設(shè)置于圖像采集卡100內(nèi)的電源濾波隔離電路150，和設(shè)置于FPGA處理器200內(nèi)的雙口內(nèi)存(dual-port RAM)電路 230?？刂菩盘栟D(zhuǎn)換電路140分別與第一接ロ 110和第二接ロ 130相連，接收FPGA處理器200通過第二接ロ 130輸送至圖像采集卡100內(nèi)的控制信號，將該控制信號由并行的TTL信號或CMOS信號轉(zhuǎn)換為串行的LVDS信號，將轉(zhuǎn)換后的控制信號傳送給第一接ロ 110，通過第一接ロ 110傳送給高速相機(jī)；控制信號轉(zhuǎn)換電路140可以選用DS90LV047和DS90LV019芯片；需要說明的是，本實用新型實施例中高速相機(jī)與FPGA處理器之間，可以有狀態(tài)信號和控制信號的交互，如高速相機(jī)可向FPGA處理器發(fā)送狀態(tài)信號，指示高速相機(jī)當(dāng)前溫度、行頻、像素時鐘、工作模式等參數(shù)，以使FPGA處理器更好的進(jìn)行圖像信號的處理；FPGA處理器可以向高速相機(jī)發(fā)送控制信號，設(shè)置其行頻、像素時鐘、工作模式、増益等來達(dá)到高速相機(jī)的控制和調(diào)試；FPGA處理器向高速相機(jī)發(fā)送的控制信號，可通過FPGA處理器加載的驅(qū)動程序進(jìn)行配置。當(dāng)高速相機(jī)通過圖像采集卡100向FPGA處理器200發(fā)送狀態(tài)信號時，第一接ロ110可以接收該狀態(tài)信號，控制信號轉(zhuǎn)換電路140對第一接ロ接收的狀態(tài)信號進(jìn)行信號轉(zhuǎn)換，由串行的LVDS信號轉(zhuǎn)換為并行的TTL信號或CMOS信號，將轉(zhuǎn)換后的信號通過第二接ロ130傳送給FPGA處理器200 ;當(dāng)FPGA處理器200通過圖像采集卡100向高速相機(jī)發(fā)送控制信號時，第二接ロ 130可以接收該控制信號，控制信號轉(zhuǎn)換電路140可以實現(xiàn)控制信號由低速向高速的轉(zhuǎn)換，將第二接ロ 130接收的控制信號由并行的TTL信號或CMOS信號轉(zhuǎn)換為串行的LVDS信號，將轉(zhuǎn)換后的信號通過第一接ロ 110傳送給高速相機(jī)。圖像信號轉(zhuǎn)換電路120內(nèi)設(shè)置有PLL (Phase Locked Loop，鎖相回路)，PLL用于提取圖像信號轉(zhuǎn)換電路120中的像素時鐘信號，電源濾波隔離電路150分別與所述PLL的電源和圖像采集卡100的工作電源相連，將所述工作電源去耦和濾波，將去耦和濾波后的工作電源提供給所述PLL的電源。其中，圖像采集卡100的工作電源可從第二接ロ 130接入，電源濾波隔離電路150可采用磁珠隔離的方式將去耦和濾波后的工作電源提供給所述PLL的電源。電源濾波隔離電路150，所述工作電源和所述PLL的電源的這種連接方式，可以使得圖像采集卡承載的像素時鐘穩(wěn)定倍増。雙口內(nèi)存電路230分別與第三接ロ 210和圖像信號處理電路220相連，將第三接ロ 210接收的經(jīng)過信號轉(zhuǎn)換的圖像信號進(jìn)行緩存處理，將緩存后的圖像信號傳送給圖像信號處理電路220，以便圖像信號處理電路220對接收的圖像信號進(jìn)行并行處理；雙口內(nèi)存電路230對第三接ロ 210接收的圖像信號的緩存可采用乒乓操作方式進(jìn)行。本實用新型實施例圖像處理裝置的圖像采集卡100和FPGA處理器200可以為板卡結(jié)構(gòu)，圖像采集卡100和FPGA處理器200可以集成在同一張板卡中，兩者也可以相互插接，實現(xiàn)不同類型的FPGA處理器與圖像采集卡的配合使用，做到即插即用。本實用新型實施例還提供ー種圖像處理系統(tǒng)，包括上述所述的圖像處理裝置，及 與上述所述的圖像處理裝置相連，接收并行處理后的圖像信號的主機(jī)。本實用新型實施例中主機(jī)用于存儲并行處理后的圖像信號，及對并行處理后的圖像信號進(jìn)行ー些簡單處理，本實用新型實施例對于主機(jī)的配置并無要求。圖像處理裝置與主機(jī)間相連的接ロ可以為PCIE接ロ。本實用新型實施所提供的圖像處理裝置及系統(tǒng)可以應(yīng)用于熱軋鋼坯表面質(zhì)量在線檢測。本實用新型實施例提供的圖像處理裝置采用圖像采集卡與FPGA處理器相配合的方式實現(xiàn)了對高速相機(jī)輸出的Gbps級別的圖像信號的處理，實現(xiàn)了圖像信號處理的硬件實現(xiàn)。經(jīng)測試，本實用新型實施例所提供的圖像處理裝置在高速相機(jī)為Full模式時，所能承載的像素時鐘高達(dá)80MHZ，所能承載的圖像信號傳輸速率高達(dá)5. 12Gbps。對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本實用新型。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本實用新型的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本實用新型將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
權(quán)利要求1.ー種圖像處理裝置，其特征在于，包括圖像采集卡和現(xiàn)場可編程門列陣FPGA處理器； 所述圖像采集卡包括 接收高速相機(jī)輸出的圖像信號的第一接ロ； 與所述第一接ロ相連，將所述高速相機(jī)輸出的圖像信號由串行的低壓差分信號LVDS轉(zhuǎn)換為并行的晶體管-晶體管邏輯電平TTL信號，或互補金屬氧化物半導(dǎo)體CMOS信號的圖像信號轉(zhuǎn)換電路； 與所述圖像信號轉(zhuǎn)換電路相連，將經(jīng)過信號轉(zhuǎn)換的圖像信號輸出至所述FPGA處理器的第二接ロ； 所述FPGA處理器包括 與所述第二接ロ相連，接收所述經(jīng)過信號轉(zhuǎn)換的圖像信號的第三接ロ ； 與所述第三接ロ相連，將所述經(jīng)過信號轉(zhuǎn)換的圖像信號進(jìn)行并行處理的圖像信號處理電路。
2.根據(jù)權(quán)利要求I所述的圖像處理裝置，其特征在于，所述圖像采集卡還包括 分別與所述第一接ロ和所述第二接ロ相連，將所述FPGA處理器通過所述第二接ロ輸送的控制信號，由并行的TTL信號或CMOS信號轉(zhuǎn)換為串行的LVDS信號，將轉(zhuǎn)換后的控制信號通過所述第一接ロ輸送至所述高速相機(jī)的控制信號轉(zhuǎn)換電路。
3.根據(jù)權(quán)利要求I所述的圖像處理裝置，其特征在干，所述第二接ロ為鐳目通用接ロRGI 接ロ。
4.根據(jù)權(quán)利要求I所述的圖像處理裝置，其特征在于，所述圖像信號轉(zhuǎn)換電路包括鎖相回路PLL ； 所述圖像采集卡還包括 分別與所述PLL的電源和所述圖像采集卡的工作電源相連，將所述工作電源去耦和濾波，將去耦和濾波后的工作電源提供給所述PLL的電源的電源濾波隔離電路。
5.根據(jù)權(quán)利要求I所述的圖像處理裝置，其特征在于，所述FPGA處理器還包括 分別與所述第三接口和所述圖像信號處理電路相連，緩存所述經(jīng)過信號轉(zhuǎn)換的圖像信號，將緩存后的圖像信號傳輸給圖像信號處理電路的雙口內(nèi)存電路。
6.根據(jù)權(quán)利要求I所述的圖像處理裝置，其特征在于，所述圖像采集卡與所述FPGA處理器為板卡結(jié)構(gòu)，所述圖像采集卡與所述FPGA處理器相插接。
7.ー種圖像處理系統(tǒng)，其特征在于，包括 如權(quán)利要求I至6任ー項所述的圖像處理裝置； 與所述圖像處理裝置相連，接收并行處理后的圖像信號的主機(jī)。
專利摘要本實用新型實施例提供一種圖像處理裝置及系統(tǒng)，所述圖像處理裝置包括圖像采集卡和FPGA芯片，圖像采集卡包括接收高速相機(jī)輸出的圖像信號的第一接口；與第一接口相連，將高速相機(jī)輸出的圖像信號由串行的LVDS轉(zhuǎn)換為并行的TTL信號或CMOS信號的圖像信號轉(zhuǎn)換電路；與圖像信號轉(zhuǎn)換電路相連，將經(jīng)過信號轉(zhuǎn)換的圖像信號輸出至FPGA處理器的第二接口；FPGA處理器包括與第二接口相連，接收經(jīng)過信號轉(zhuǎn)換的圖像信號的第三接口；與第三接口相連，將接收的圖像信號進(jìn)行并行處理的圖像信號處理電路。本實用新型實現(xiàn)了對高速相機(jī)輸出的Gbps級別的圖像信號的處理，及圖像信號處理的硬件實現(xiàn)。
文檔編號H04N5/77GK202602782SQ20122015126
公開日2012年12月12日 申請日期2012年4月11日 優(yōu)先權(quán)日2012年4月11日
發(fā)明者羅旗舞, 田陸 申請人:湖南鐳目科技有限公司