專利名稱：高精度四通道i/q信號源的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及信號源，具體涉及高精度四通道I/Q信號源。
背景技術(shù)：
隨著現(xiàn)代通信、雷達(dá)和電子對抗技術(shù)的飛速發(fā)展，研發(fā)的集成調(diào)制器對信號源指標(biāo)要求越來越高，需要I/Q信號輸入頻率為DC 600MHz。但市面上銷售的國外信號源的I/Q信號輸出頻率大都無法達(dá)到該頻率要求，并且價格昂貴，維護(hù)困難。國內(nèi)在高頻率、多路信號同步輸出時遇到技術(shù)瓶頸。市面上銷售的信號源采用內(nèi)置基帶發(fā)生器方式，產(chǎn)生I/Q信號輸出，但輸出頻率低，不滿足產(chǎn)品測試要求。

實用新型內(nèi)容本實用新型所要解決的技術(shù)問題在于提供高精度四通道I/Q信號源。為了解決上述技術(shù)問題，本實用新型的技術(shù)方案是，一種四通道I/Q信號源，包括PC機(jī)、FPGA、信號發(fā)生器和單片機(jī)；其特點是:信號發(fā)生器包括I+信號發(fā)生器、1-信號發(fā)生器、Q+信號發(fā)生器和Q-信號發(fā)生器；其中，I+信號發(fā)生器輸出的I+信號與1-信號發(fā)生器輸出的1-信號為一對差分信號；Q+信號發(fā)生器輸出的Q+信號與Q-信號發(fā)生器輸出的Q-信號為一對差分信號；1+信號發(fā)生器輸出的信號與Q+信號發(fā)生器輸出的Q+信號為一對同步正交信號；每個信號發(fā)生器均包括DDS電路、選頻濾波放大器、數(shù)控衰減器和直流偏置電路；單片機(jī)一通過串口一接收PC機(jī)輸出的頻率、相位數(shù)據(jù)控制信號，進(jìn)行運算處理后輸出信號到所述FPGA，控制DDS電路產(chǎn)生信號的頻率和相位，使4路信號的初始相位和頻率保持一致，并且，單片機(jī)一判斷信號源輸出的4路信號的相位差是否滿足要求，當(dāng)不滿足時，輸出信號到所述FPGA，調(diào)整DDS電路產(chǎn)生信號的相位，使4路信號的相位差滿足要求，使I+信號與1-信號為一對差分信號，Q+信號與Q-信號為一對差分信號，I+信號與Q+信號為一對同步正交信號；單片機(jī)二通過串口二接收PC機(jī)輸出的頻率和幅度數(shù)據(jù)控制信號，進(jìn)行運算處理后，分別輸出信號到4路選頻濾波放大器，為選頻濾波放大器指定濾波頻段，提高輸出信號的無雜散動態(tài)范圍；同時，所述單片機(jī)二分別輸出信號到4路數(shù)控衰減器，控制所述數(shù)控衰減器對收到的信號進(jìn)行幅度調(diào)整；并且，單片機(jī)二判斷信號源輸出的4路信號的幅度差是否滿足設(shè)定值，當(dāng)不滿足時，輸出信號到4路數(shù)控衰減器，控制4路數(shù)控衰減器分別對收到的信號進(jìn)行幅度調(diào)整，使4路信號的幅度差滿足設(shè)定值；提高了輸出的IQ信號精度；所述FPGA通過內(nèi)部的移位寄存器對單片機(jī)一傳輸?shù)臄?shù)據(jù)實時接收，并把復(fù)位、同步、頻率和相位信息通過狀態(tài)機(jī)分別輸出到4個DDS電路，控制4個DDS電路輸出信號的同步、頻率和相位；4個所述DDS電路同時接收FPGA通過狀態(tài)機(jī)輸出的信息，同時接收參考時鐘信號，4個DDS電路分別產(chǎn)生初始相位一致的I+信號、1-信號、Q+信號和Q-信號，分別輸出到對應(yīng)的選頻濾波放大器；所述選頻濾波放大器能夠根據(jù)不同的頻段進(jìn)行選擇濾波，每個所述選頻濾波放大器分別接收對應(yīng)的DDS電路輸出的信號，對收到的信號在單片機(jī)二指定頻段下進(jìn)行選擇濾波處理后分別輸出到對應(yīng)數(shù)控衰減器；每個所述數(shù)控衰減器分別接收對應(yīng)的選頻濾波放大器輸出的信號，并受單片機(jī)二輸出信號的控制，對收到的信號進(jìn)行幅度調(diào)整處理后，分別通過直流偏置電路輸出；每個所述直流偏置電路分別接收對應(yīng)的所述數(shù)控衰減器輸出的信號，為外部設(shè)備提供直流偏置輸出信號。本實用新型采用PC機(jī)對信號源的頻率、相位、幅度等直接程控，使用方便、直觀；通過單片機(jī)一控制FPGA，進(jìn)而控制DDS電路產(chǎn)生信號的頻率和相位，DDS電路產(chǎn)生的IQ四路信號通過四個獨立的選頻濾波器、可調(diào)衰減器和直流偏置電路輸出，輸出信號的幅度由單片機(jī)二控制，具體控制過程是:通過單片機(jī)一接收PC機(jī)輸出的頻率、相位數(shù)據(jù)控制信號，進(jìn)行運算處理后輸出信號到所述FPGA，控制DDS電路產(chǎn)生信號的頻率和相位，并通過單片機(jī)二接收PC機(jī)輸出的頻率和幅度數(shù)據(jù)控制信號，進(jìn)行運算處理后，分別輸出信號到4路選頻濾波放大器和4路數(shù)控衰減器，為選頻濾波放大器指定濾波頻段，提高輸出信號的無雜散動態(tài)范圍；并控制4路數(shù)控衰減器分別對收到的信號進(jìn)行幅度控制；并且，單片機(jī)一判斷信號源輸出的4路信號的相位差是否滿足要求，當(dāng)不滿足時，輸出信號到所述FPGA，調(diào)整DDS電路產(chǎn)生信號的相位，使4路信號的相位差滿足要求；單片機(jī)二判斷信號源輸出的4路信號的幅度差是否滿足設(shè)定值，當(dāng)不滿足時，分別輸出信號到4路數(shù)控衰減器，控制4路數(shù)控衰減器分別對收到的信號進(jìn)行幅度調(diào)整，使4路信號的幅度差滿足設(shè)定值；提高了信號源輸出信號的精度。根據(jù)本實用新型所述的高精度四通道I/Q信號源的一種優(yōu)選方案，所述PC機(jī)中設(shè)置有參數(shù)設(shè)置界面，對信號源輸出信號的頻率、相位、幅度直接程控。根據(jù)本實用新型所述的高精度四通道I/Q信號源的一種優(yōu)選方案，所述單片機(jī)二采用8位單片機(jī)，單片機(jī)二通過串口 二與PC機(jī)相連并獲取PC機(jī)發(fā)送的指令，通過IO輸入輸出口分別與4個選頻濾波放大器的控制端和4個數(shù)控衰減器的控制端相連，為選頻濾波放大器指定濾波頻段，以及控制數(shù)控衰減器的衰減值，達(dá)到按步進(jìn)控制信號幅度、優(yōu)化無雜散動態(tài)范圍目標(biāo)。根據(jù)本實用新型所述的高精度四通道I/Q信號源的一種優(yōu)選方案，所述單片機(jī)一采用8位單片機(jī)，該單片機(jī)通過串口 一與PC機(jī)連接并獲取PC機(jī)傳輸?shù)闹噶睿ㄟ^IO輸入輸出口與FPGA連接，對FPGA發(fā)送指令。本實用新型所述的高精度四通道I/Q信號源的有益效果是:本實用新型能夠輸出4路DC 700MHz的I+信號、1-信號、Q+信號和Q-信號，輸出信號的無雜散動態(tài)范圍廣，輸出信號的頻率范圍廣，輸出信號精度高；并且，輸出信號的頻率、相位、幅度均可通過PC機(jī)參數(shù)設(shè)置界面直接程控和修改，顯示直觀、操作簡單；本實用新型還具有成本低，性能優(yōu)的特點，能廣泛應(yīng)用于現(xiàn)代通信、雷達(dá)和電子對抗等領(lǐng)域。

[0018]圖1是本實用新型所述的四通道I/Q信號源的原理圖。圖2是DDS電路控制示意圖。圖3是PC機(jī)參數(shù)設(shè)置界面示意圖。圖4是單片機(jī)二的原理框圖。圖5是數(shù)控衰減器的原理框圖。圖6是單片機(jī)一的程序流程框圖。圖7是單片機(jī)二的程序流程框圖。
具體實施方式
參見圖1，一種四通道I/Q信號源，包括PC機(jī)、FPGA、信號發(fā)生器、串口一、串口二、單片機(jī)一和單片機(jī)二 ；其中:信號發(fā)生器包括I+信號發(fā)生器1、1-信號發(fā)生器2、Q+信號發(fā)生器3和Q-信號發(fā)生器4 ;其中，I+信號發(fā)生器I輸出的I+信號與1-信號發(fā)生器2輸出的1-信號為一對差分信號；Q+信號發(fā)生器3輸出的Q+信號與Q-信號發(fā)生器4輸出的Q-信號為一對差分信號；1+信號發(fā)生器I輸出的信號與Q+信號發(fā)生器3輸出的Q+信號為一對同步正交信號；每個信號發(fā)生器均包括DDS電路、選頻濾波放大器、數(shù)控衰減器和直流偏置電路；單片機(jī)一通過串口一接收PC機(jī)輸出的頻率、相位數(shù)據(jù)控制信號，進(jìn)行運算處理后輸出信號到所述FPGA，控制DDS電路產(chǎn)生信號的頻率和相位，使4路信號的初始相位和頻率保持一致，并且，單片機(jī)一判斷信號源輸出的4路信號的相位差是否滿足要求，當(dāng)不滿足時，輸出信號到所述FPGA，調(diào)整DDS電路產(chǎn)生信號的相位，使4路信號的相位差滿足要求，使I+信號與1-信號為一對差分信號，Q+信號與Q-信號為一對差分信號，I+信號與Q+信號為一對同步正交信號；單片機(jī)二通過串口 二接收PC機(jī)輸出的頻率和幅度數(shù)據(jù)控制信號，進(jìn)行運算處理后，分別輸出信號到4路選頻濾波放大器，為選頻濾波放大器指定濾波頻段，提高輸出信號的無雜散動態(tài)范圍；同時，所述單片機(jī)二分別輸出信號到4路數(shù)控衰減器，控制所述數(shù)控衰減器對收到的信號進(jìn)行幅度調(diào)整；并且，單片機(jī)二判斷信號源輸出的4路信號的幅度差是否滿足設(shè)定值，當(dāng)不滿足時，輸出信號到4路數(shù)控衰減器，控制4路數(shù)控衰減器分別對收到的信號進(jìn)行幅度調(diào)整，使4路信號的幅度差滿足設(shè)定值；提高了輸出的IQ信號精度；所述FPGA通過內(nèi)部的移位寄存器對單片機(jī)一傳輸?shù)臄?shù)據(jù)實時接收，并把復(fù)位、同步、頻率和相位信息通過狀態(tài)機(jī)分別輸出到4個DDS電路，控制4個DDS電路輸出信號的同步、頻率和相位；4個所述DDS電路同時接收FPGA通過狀態(tài)機(jī)輸出的信息，同時接收參考時鐘信號，4個DDS電路分別產(chǎn)生初始相位一致的I+信號、1-信號、Q+信號和Q-信號，分別輸出到對應(yīng)的選頻濾波放大器；所述選頻濾波放大器能夠根據(jù)不同的頻段進(jìn)行選擇濾波，每個所述選頻濾波放大器分別接收對應(yīng)的DDS電路輸出的信號，對收到的信號在單片機(jī)二指定頻段下進(jìn)行選擇濾波處理后分別輸出到對應(yīng)數(shù)控衰減器；每個所述數(shù)控衰減器分別接收對應(yīng)的選頻濾波放大器輸出的信號，并受單片機(jī)二輸出信號的控制，對收到的信號進(jìn)行幅度調(diào)整處理后，分別通過直流偏置電路輸出；[0032]每個所述直流偏置電路分別接收對應(yīng)的所述數(shù)控衰減器輸出的信號，為外部設(shè)備提供直流偏置輸出信號。參見圖4、圖5，所述單片機(jī)二采用8位單片機(jī)，單片機(jī)二通過串口二與PC機(jī)相連并獲取PC機(jī)發(fā)送的指令，通過IO輸入輸出口分別與4個選頻濾波放大器的控制端和4個數(shù)控衰減器的控制端相連，為選頻濾波放大器指定濾波頻段，以及控制數(shù)控衰減器的衰減值，達(dá)到按0.5dB步進(jìn)控制信號幅度、優(yōu)化無雜散動態(tài)范圍等目標(biāo)。所述單片機(jī)二具體可以采用 ATmega8515、ATmega8535 等單片機(jī)，其中，單片機(jī)的 PA6 (AD6)、PA7(AD7)和 PB6 (MISO)端同時與4個選頻濾波放大器的控制端連接，為選頻濾波放大器指定濾波頻段，優(yōu)化無雜散動態(tài)范圍；單片機(jī)的PAO (ADO)至PA5 (AD5)端分別與其中一個數(shù)控衰減器的Vl至V6端連接；PC0(A8)至PC5(A13)端分別與其中另一個數(shù)控衰減器的Vl至V6端連接，PBO至PB5端分別與其中第三個數(shù)控衰減器的Vl至V6端連接，PD2至PD7端分別與其中第四個數(shù)控衰減器的Vl至V6端連接，控制數(shù)控衰減器的衰減值，達(dá)到按步進(jìn)控制信號幅度。所述單片機(jī)一采用8位單片機(jī)，該單片機(jī)通過串口一與PC機(jī)連接并獲取PC機(jī)傳輸?shù)闹噶?，通過IO輸入輸出口與FPGA連接，對FPGA發(fā)送指令，該指令通過FPGA傳送至DDS電路，控制IQ信號輸出的頻率、相位等指標(biāo)。所述單片機(jī)一可采用89C2051等單片機(jī)，其中，DDS電路可采用DS875型芯片；FPGA可采用EP1C6F256C6型。參見圖5，數(shù)控衰減器最小控制精度為0.5dB，6位控制字；可采用HMC472LP4數(shù)控衰減器芯片。直流偏置電路可以采用JEBT_4R2GW芯片。所述選頻濾波放大器要求每個頻段的中心頻率頻偏20MHz帶外抑制指標(biāo)大于40dB，矩形系數(shù)小于1.2，帶內(nèi)波動小于ldB，3dB帶寬大于IOMHz。具體實施時，由于信號源需要同時輸出4路頻率高達(dá)700MHz的I/Q正交信號，參考時鐘信號采用2800MHZ ;如輸出信號頻率為600MHz的I/Q正交信號，參考時鐘信號采用2000MHZ ;并且輸出的4路信號同步、頻率相同、相位單獨可調(diào)，對此，采用基于DDS頻率合成技術(shù)，對參考端與FPGA時鐘共源，對信號源的頻率和相位單獨控制，實現(xiàn)4片DDS芯片同步輸出。由于DDS芯片的頻率控制字和相位控制字為并行工作方式，需要的控制管腳多，為了實現(xiàn)對頻率和相位的有效控制，使用FPGA對DDS芯片實時控制，DDS控制圖如圖2。參見圖3，在PC機(jī)，采用Delphi語言開發(fā)的PC機(jī)界面軟件，用戶能夠在PC機(jī)參數(shù)設(shè)置界面直接設(shè)置輸出信號的頻率、相位、幅度等信息，PC機(jī)經(jīng)過串口將相關(guān)信息發(fā)送給單片機(jī)一和單片機(jī)二，對信號源的電源、頻率、相位、幅度直接程控，顯示直觀，使用方便。本實用新型通過單片機(jī)一接收PC機(jī)的命令，并把復(fù)位、同步、頻率和相位等信息發(fā)送給FPGA，F(xiàn)PGA通過內(nèi)部的移位寄存器對單片機(jī)傳輸?shù)臄?shù)據(jù)實時接收，并把復(fù)位、同步、頻率和相位等信息通過狀態(tài)機(jī)的方式控制DDS輸出正交信號和差分信號，其單片機(jī)一程序流程圖如圖6所不。具體控制流程為:IQ四路信號通過對四片DDS共參考源，實現(xiàn)四路輸出信號的初相位一致，并且每一路的信號相位均可通過PC機(jī)單獨控制，控制時，首先確定I+信號與Q+信號的相位差是否滿足89° 91°，若不滿足，調(diào)整Q+信號輸出相位，使I+信號與Q+信號的相位差滿足要求，進(jìn)而判斷調(diào)整I+信號與1-信號之間的相位差是否滿足179° 180°、若不滿足，調(diào)整1-信號輸出相位，使1-信號與I+信號的相位差滿足要求，再判斷Q+信號與Q-信號之間的相位差是否滿足179° 180°，若不滿足，調(diào)整Q-信號輸出相位，使Q-信號與Q+信號的相位差滿足要求，最終實現(xiàn)信號IQ正交輸出。FPGA的狀態(tài)機(jī)分為4狀態(tài)，當(dāng)狀態(tài)機(jī)處于復(fù)位狀態(tài)時，循環(huán)等待啟動信號，一旦啟
動信號有效，狀態(tài)機(jī)開始工作。狀態(tài)機(jī)部分控制代碼如下:
process(mcu_rst, elk) begin
if elk’ event and elk= ’I，then if mcu_rst = ’ I， then current—state <= tap3; syncI <=，I，;
權(quán)利要求1.一種高精度四通道I/Q信號源，包括PC機(jī)、FPGA、信號發(fā)生器和單片機(jī)；其特征在于:信號發(fā)生器包括I+信號發(fā)生器(I)、1-信號發(fā)生器(2)、Q+信號發(fā)生器(3)和Q-信號發(fā)生器⑷；其中，I+信號發(fā)生器⑴輸出的I+信號與1-信號發(fā)生器⑵輸出的1-信號為一對差分信號；Q+信號發(fā)生器(3)輸出的Q+信號與Q-信號發(fā)生器(4)輸出的Q-信號為一對差分信號；I+信號發(fā)生器(I)輸出的信號與Q+信號發(fā)生器(3)輸出的Q+信號為一對同步正交信號；每個信號發(fā)生器均包括DDS電路、選頻濾波放大器、數(shù)控衰減器和直流偏置電路； 單片機(jī)一通過串口一接收PC機(jī)輸出的頻率、相位數(shù)據(jù)控制信號，進(jìn)行運算處理后輸出信號到所述FPGA，控制DDS電路產(chǎn)生信號的頻率和相位，使4路信號的初始相位和頻率保持一致，并且，單片機(jī)一判斷信號源輸出的4路信號的相位差是否滿足要求，當(dāng)不滿足時，輸出信號到所述FPGA，調(diào)整DDS電路產(chǎn)生信號的相位，使4路信號的相位差滿足要求，使I+信號與1-信號為一對差分信號，Q+信號與Q-信號為一對差分信號，I+信號與Q+信號為一對同步正交信號； 單片機(jī)二通過串口二接收PC機(jī)輸出的頻率和幅度數(shù)據(jù)控制信號，進(jìn)行運算處理后，分別輸出信號到4路選頻濾波放大器，為選頻濾波放大器指定濾波頻段，同時，所述單片機(jī)二分別輸出信號到4路數(shù)控衰減器，控制所述數(shù)控衰減器對收到的信號進(jìn)行幅度調(diào)整；并且，單片機(jī)二判斷信號源輸出的4路信號的幅度差是否滿足設(shè)定值，當(dāng)不滿足時，輸出信號到4路數(shù)控衰減器，控制4路數(shù)控衰減器分別對收到的信號進(jìn)行幅度調(diào)整，使4路信號的幅度差滿足設(shè)定值； 所述FPGA通過內(nèi)部的移位寄存器對單片機(jī)一傳輸?shù)臄?shù)據(jù)實時接收，并把復(fù)位、同步、頻率和相位信息通過狀態(tài)機(jī)分別輸出到4個DDS電路，控制4個DDS電路輸出信號的同步、頻率和相位； 4個所述DDS電路同時接收FPGA通過狀態(tài)機(jī)輸出的信息，同時接收參考時鐘信號，4個DDS電路分別產(chǎn)生初始相位一致的I+信號、1-信號、Q+信號和Q-信號，分別輸出到對應(yīng)的選 頻濾波放大器； 所述選頻濾波放大器能夠根據(jù)不同的頻段進(jìn)行選擇濾波，每個所述選頻濾波放大器分別接收對應(yīng)的DDS電路輸出的信號，對收到的信號在單片機(jī)二指定頻段下進(jìn)行選擇濾波處理后分別輸出到對應(yīng)數(shù)控衰減器； 每個所述數(shù)控衰減器分別接收對應(yīng)的選頻濾波放大器輸出的信號，并受單片機(jī)二輸出信號的控制，對收到的信號進(jìn)行幅度調(diào)整處理后，分別通過直流偏置電路輸出； 每個所述直流偏置電路分別接收對應(yīng)的所述數(shù)控衰減器輸出的信號，為外部設(shè)備提供直流偏置輸出信號。
2.根據(jù)權(quán)利要求1所述的高精度四通道I/Q信號源，其特征在于:所述PC機(jī)中設(shè)置有參數(shù)設(shè)置界面，對信號源輸出信號的頻率、相位、幅度直接程控。
3.根據(jù)權(quán)利要求1或2所述的高精度四通道I/Q信號源，其特征在于:所述單片機(jī)二采用8位單片機(jī)，單片機(jī)二通過串口二與PC機(jī)相連并獲取PC機(jī)發(fā)送的指令，通過IO輸入輸出口分別與4個選頻濾波放大器的控制端和4個數(shù)控衰減器的控制端相連，為選頻濾波放大器指定濾波頻段，以及控制數(shù)控衰減器的衰減值。
4.根據(jù)權(quán)利要求3所述的高精度四通道I/Q信號源，其特征在于:所述單片機(jī)一采用8位單片機(jī)，該單片機(jī)通過串口一與PC機(jī)連接并獲取PC機(jī)傳輸?shù)闹噶?，通過IO輸入輸出口與FPGA連接，對FPGA發(fā)送指令。`
專利摘要本實用新型公開了一種高精度四通道I/Q信號源，包括PC機(jī)、FPGA、信號發(fā)生器和單片機(jī)；其特征在于信號發(fā)生器包括I+信號發(fā)生器、I-信號發(fā)生器、Q+信號發(fā)生器和Q-信號發(fā)生器；其中，I+信號發(fā)生器輸出的I+信號與I-信號發(fā)生器輸出的I-信號為一對差分信號；Q+信號發(fā)生器輸出的Q+信號與Q-信號發(fā)生器輸出的Q-信號為一對差分信號；I+信號發(fā)生器輸出的信號與Q+信號發(fā)生器輸出的Q+信號為一對同步正交信號；每個信號發(fā)生器均包括DDS電路、選頻濾波放大器、數(shù)控衰減器和直流偏置電路；本實用新型能夠輸出4路DC～700MHz的I+信號、I-信號、Q+信號和Q-信號，輸出信號的頻率、相位、幅度均可通過PC機(jī)界面直接程控修改，操作簡單，成本低，性能優(yōu)，具有良好的應(yīng)用前景。
文檔編號H04L25/02GK202931369SQ20122063577
公開日2013年5月8日 申請日期2012年11月27日 優(yōu)先權(quán)日2012年11月27日
發(fā)明者唐景磊, 范麟, 張孝勇, 蘇良勇, 萬天才, 陳昆, 王露 申請人:重慶西南集成電路設(shè)計有限責(zé)任公司