成像器件交叉參考本申請是2010年8月23日提交到中國專利局的、發(fā)明名稱為“成像器件和相機系統(tǒng)”、申請?zhí)枮?01010261280.3的發(fā)明申請的分案申請。技術(shù)領(lǐng)域本發(fā)明涉及比如CMOS圖像傳感器之類的成像器件。

背景技術(shù)：
近來，CMOS圖像傳感器已經(jīng)廣泛用于數(shù)碼相機、可攜式攝像機、監(jiān)視器相機等，并且CMOS圖像傳感器的市場已經(jīng)擴張。CMOS圖像傳感器中的每個像素使用作為光電轉(zhuǎn)換器件的光電二極管將輸入光轉(zhuǎn)換為電子，在給定時段存儲電子，并且然后將反映所存儲的電荷量的信號輸出到并入芯片中的模擬-數(shù)字（AD）轉(zhuǎn)換器。AD轉(zhuǎn)換器數(shù)字化要輸出到外部的信號。CMOS圖像傳感器具有這種以矩陣形式布置的成像像素。圖1是示出作為固態(tài)成像器件的CMOS圖像傳感器10的典型芯片配置的圖。CMOS圖像傳感器10具有像素陣列部分11、行驅(qū)動電路12、AD轉(zhuǎn)換器13、開關(guān)14、輸出電路15、行控制線16、垂直信號線17和傳送線18。像素陣列部分11具有在行方向和列方向上以矩陣形式布置的多個像素PX。垂直信號線17由在行方向上對齊的多個像素PX共享，并且連接到與每列相關(guān)聯(lián)地排列的AD轉(zhuǎn)換器13。行驅(qū)動電路12僅選擇多行之一，并且使得控制線16逐行地從像素PX讀取所存儲的電荷。行控制線16由單條控制線或多條控制線形成，用于逐行地從這樣的像素讀取所存儲的電荷，或者復(fù)位各像素。復(fù)位在這里意味著從像素放電所存儲的電荷以便將像素設(shè)置回曝光之前的狀態(tài)的操作，并且緊接在讀取每行像素之后或在初始化曝光時執(zhí)行為快門操作。在讀取所存儲的電荷時，經(jīng)由垂直信號線17傳送到AD轉(zhuǎn)換器13的模擬信號被轉(zhuǎn)換為數(shù)字信號，經(jīng)由開關(guān)14又將該數(shù)字信號順序地傳送到輸出電路15，以便輸出到位于芯片內(nèi)部或外部的圖像處理設(shè)備（未示出）。當在CMOS圖像傳感器10中完成讀取一行像素時，選擇下一行，并且重復(fù)類似的電荷讀取、AD轉(zhuǎn)換和信號輸出。完成對所有行的處理完成了圖像數(shù)據(jù)的一幀的輸出?？梢栽谳敵黾壷暗哪程幪峁┍３蛛娐坊蜴i存器，用于為電荷讀取、AD轉(zhuǎn)換和信號輸出提供流水線（pipeline），但是CMOS圖像傳感器仍不能執(zhí)行多于一行的圖像數(shù)據(jù)。完成處理每行數(shù)據(jù)所需的時間限制了動態(tài)圖像的幀速率的上限。JP-A-2002-44527（專利文獻1）和JP-A-2006-49361（專利文獻2）已經(jīng)提出了具有層疊的像素和AD轉(zhuǎn)換器的圖像傳感器。圖2是具有層疊的像素和AD轉(zhuǎn)換器的CMOS圖像傳感器10A的概念圖。為了幫助理解該概念，將相同的附圖標記給予如圖1所示的相同組件。圖2中的CMOS圖像傳感器10A具有分別排列在陣列中的不同半導(dǎo)體基底上的像素PX和AD轉(zhuǎn)換器13。兩個半導(dǎo)體基底相互層疊，其中每個像素通過模擬信號線17連接到各個AD轉(zhuǎn)換器。使用這樣的架構(gòu)可以確保每次從多行像素讀取電荷，并且逐行的AD轉(zhuǎn)換的并行執(zhí)行。將轉(zhuǎn)換之后的數(shù)據(jù)臨時傳送到存儲器19，以便傳送到位于芯片內(nèi)部或外部的圖像處理設(shè)備（未示出）。采用這樣的層疊結(jié)構(gòu)可以顯著地改進至少在成像芯片中的成像速度，從而確保超快的幀成像。此外，高精度晶片粘附技術(shù)的開發(fā)最近已經(jīng)吸引了相當多的注意。例如，JP-A-2007-234725（專利文獻3）和JP-A-2006-191081（專利文獻4）描述了彼此相對地粘附后發(fā)光型圖像傳感器和安裝電路的基底，并且經(jīng)由金屬焊盤在之間傳送信號的技術(shù)。該技術(shù)使得可以在晶片級制造中制備如圖2所示的層疊結(jié)構(gòu)，并且將像素連接到AD轉(zhuǎn)換器而不為每個芯片實現(xiàn)凸塊連接（bumpconnection）。因為該技術(shù)允許在晶片級制造之后剪裁各個芯片，所以適于微處理并且相當便宜。JP-A-7-67043（專利文獻5）已經(jīng)提出一種以時分方式計數(shù)光子的新方案。根據(jù)該計數(shù)方案，多次重復(fù)執(zhí)行在給定時段中輸入到光電二極管的光子的存在/不存在的二元判決，并且累積判決結(jié)果以獲取二維成像數(shù)據(jù)。也就是說，感測給定時段中來自光電二極管的信號，并且連接到每個像素的計數(shù)器加1計數(shù)，而無論當在該時段中輸入的光子的數(shù)目等于或大于1時輸入光子的數(shù)目如何。如果光子輸入的頻率沿著時間軸是隨機的，則輸入光子的實際數(shù)目和計數(shù)數(shù)目符合泊松分布，使得當入射頻率低時該數(shù)目具有基本上線性的關(guān)系，并且當入射頻率高時可以在任何情況下校正。因為使用這種時分光子計數(shù)的圖像傳感器將從像素輸出的數(shù)據(jù)總是處理為數(shù)字數(shù)據(jù)，所以不出現(xiàn)源自模擬信號的傳輸和放大的隨機噪聲或固定噪聲。此時，僅剩下在像素中生成的照片拍攝噪聲和暗電流，并且特別在低亮度的情況下的成像中可以獲取非常高的S/N比。

技術(shù)實現(xiàn)要素：
圖2中結(jié)構(gòu)的使用可以允許將信號從像素陣列部分快速并行地讀出，并且信號在作為數(shù)據(jù)被存儲在存儲器之前經(jīng)歷AD轉(zhuǎn)換。然而，在數(shù)字化數(shù)據(jù)并且最好地利用存儲器19中存儲的成像數(shù)據(jù)時仍有顯著的困難。首先，當將以數(shù)十倍快的幀速率獲取的大量數(shù)據(jù)按照原樣地傳送到外部時，傳送接口和用于隨后的圖像處理的芯片變得非常昂貴。如果幀速率僅增大遠超眼睛的感測能力，則圖像傳感器的應(yīng)用有限。因此，希望采用一些新的措施以添加有用的效果，包括如果可能則在成像芯片和通過應(yīng)用這種超快成像沒有與普通情況下非常不同的帶寬的輸出數(shù)據(jù)中的圖像質(zhì)量的改進。然而，專利文獻2幾乎不陳述存儲器存儲之后的數(shù)據(jù)處理。在專利文獻1的實施例的描述中引用的文字中，應(yīng)用快速讀取性能到基于AD轉(zhuǎn)換的“Σ-Δ”實現(xiàn)。然而，該方案使得難以補償各個AD轉(zhuǎn)換器的特性的變化，并且這種AD轉(zhuǎn)換的實現(xiàn)應(yīng)該不必定改進圖像質(zhì)量。通常，普通圖像傳感器輸出根據(jù)像素光電轉(zhuǎn)換的模擬信號，并且使得模擬信號經(jīng)歷AD轉(zhuǎn)換，以使得在傳輸模擬數(shù)據(jù)的處理和將模擬信號轉(zhuǎn)換為數(shù)字數(shù)據(jù)的處理中混合各種類型的噪聲。用于具有層疊結(jié)構(gòu)的普通圖像傳感器的配置需要各基底之間的模擬信號連接。然而，與相同基底內(nèi)的連接相比，基底之間的連接伴隨阻抗、寄生電容等的更大的變化，其可能生成額外噪聲。專利文獻5和6已經(jīng)提出使用光子計數(shù)的成像器件。這種成像器件直接以數(shù)字形式接收來自像素的輸出，使得可以完全消除源自在普通成像傳感器中不可避免的模擬信號處理的隨機噪聲或固定噪聲。這導(dǎo)致潛在地非常高的S/N比。因為光子計數(shù)需要非?？斓淖x取，然而，在這兩個專利文獻中公開的成像器件具有在各個像素中提供，并且在布置光接收器件的同一基底上提供的數(shù)字判決功能。例如，對于專利文獻5中的每個像素需要計數(shù)器。在已經(jīng)實現(xiàn)像素的小型化的專利文獻6中，像素個別地需要與光接收器件平面地布置的1位存儲器。此外，稱為“1位存儲器”的電路也需要具有信號判決功能，并且需要比簡單鎖存器更復(fù)雜的控制和更多電路元件。這使得像素的孔徑數(shù)目非常小，使得不能獲得足夠的敏感度。此外，為每個像素提供計數(shù)器，即使該計數(shù)器位于像素陣列外部。根據(jù)在專利文獻5中提出的技術(shù)，可以實際感測的光子數(shù)由在一幀時段中讀出判決的總數(shù)限定，以形成使用時分光子計數(shù)的成像中的單個圖像。例如，當在對光子輸入的4095次判決中獲取12位輸出時，可感測的光子的實際數(shù)目等于或少于前一數(shù)目，并且該數(shù)目的平方根變?yōu)閷τ诿繋S機出現(xiàn)的照片拍攝噪聲。在用低亮度成像的情況下，在一幀時段輸入到像素的光子的總數(shù)例如是200，其大多數(shù)被實際計數(shù)而沒有任何問題。因此，照片拍攝噪聲的S/N比變?yōu)榕c現(xiàn)有技術(shù)中的模擬傳感器的照片拍攝噪聲的S/N比大約相同，這使得時分光子計數(shù)優(yōu)于現(xiàn)有技術(shù)，這是由于其沒有顯著地大于照片拍攝噪聲的模擬傳輸噪聲。另一方面，在用高亮度成像的情況下，例如其光電二極管存儲10,000個電子的模擬傳感器可以計數(shù)該最大的光子量。此時，照片拍攝噪聲是100e-rm，并且S/N比變?yōu)?00倍（40dB）大。如果考慮精度使用線性區(qū)域，則時分光子計數(shù)不能計數(shù)大約1,600個電子。此時，照片拍攝噪聲是40e-rm，并且所獲得的S/N比是40倍（32dB）大。因此，在使用時分光子計數(shù)的全數(shù)字成像器的情況下，需要增加計數(shù)的總數(shù)，以便改進以高亮度成像的S/N比。然而，計數(shù)的總數(shù)由進行光子輸入的判決時從像素讀取數(shù)據(jù)的時間限制。盡管讀取像素數(shù)據(jù)是微小的單個光子信號的檢測，但是感測電路的隨機噪聲隨著讀取變得更快而增加。因此，讀出錯誤率的增加限制了數(shù)據(jù)讀出時間。假設(shè)數(shù)據(jù)讀出需要400納秒。通常，成像器的讀出操作是破壞性讀取，使得讀取中的像素不能存儲電荷（電荷存儲等價于曝光）。因此，為了確保例如是幀時段的90%的曝光時間，作為曝光時間和讀出時段的和的判決的周期時間需要是4微秒。假設(shè)一幀時段是1/60秒，那么判決中的計數(shù)的最大數(shù)目達到4,166那么高。該數(shù)目不足以確保在高亮度時的高S/N比。因此希望提供一種成像器件和相機系統(tǒng)，其消除了對于處理模擬信號的需要，以便消除源自AD轉(zhuǎn)換器和處理模擬信號的電路噪聲，而不減少像素的孔徑數(shù)，從而以低成本改進成像性能。還希望提供一種成像器件和相機系統(tǒng)，其優(yōu)化使用時分光子計數(shù)時的曝光設(shè)置。根據(jù)本發(fā)明的一個實施例，提供了成像器件，包括：具有像素的陣列的像素陣列部分，每個像素具有光電轉(zhuǎn)換器件并且根據(jù)輸入光子輸出電信號；具有多個感測電路的感測電路部分，每個感測電路在從像素接收到電信號時，做出關(guān)于在預(yù)定時段中是否存在輸入到像素的光子的二元判決；以及判決結(jié)果IC部分，包括計數(shù)電路，其執(zhí)行計數(shù)處理以累積來自所述感測電路的判決結(jié)果，存儲器，用于存儲來自所述計數(shù)電路的、關(guān)于每個像素的計數(shù)結(jié)果，其中，兩個或多個像素共享每一個計數(shù)電路。本發(fā)明的實施例可以消除模擬信號的處理以便消除源自AD轉(zhuǎn)換器和處理模擬信號的電路噪聲，而不減少像素的孔徑數(shù)，從而以低成本改進成像性能。當使用時分光子計數(shù)時，還可以優(yōu)化曝光的設(shè)置。附圖說明圖1是示出作為固態(tài)成像器件的CMOS圖像傳感器的典型芯片配置的圖；圖2是具有層疊的像素和AD轉(zhuǎn)換器的CMOS圖像傳感器的概念圖；圖3是示出根據(jù)本發(fā)明第一實施例的CMOS圖像傳感器（成像器件）的配置示例的圖；圖4是示出根據(jù)第一實施例的像素的電路配置的一個示例的圖；圖5是圖示根據(jù)第一實施例的存取過程的第一示例的圖；圖6是圖示根據(jù)第一實施例的存取過程的第二示例的圖；圖7A到圖7C是圖示圖6中的存取過程的更具體示例的圖；圖8是示出根據(jù)本發(fā)明第二實施例的CMOS圖像傳感器（成像器件）的配置示例的圖；圖9是用于說明根據(jù)第二實施例對于像素塊的周期存取的圖；圖10是示出根據(jù)圖8中示出的第二實施例的芯片的一般圖像的圖；圖11是示出具有自參照（self-referring）功能的感測電路的一個示例的電路圖；圖12A到圖12F通過示例的方式表示用于說明使用具有圖11中的自參照功能的感測電路參照圖4中的像素的讀取操作的示例的時序圖；圖13是示出對應(yīng)于使用內(nèi)部放大二極管的第二實施例的像素塊的配置示例的圖；圖14是示出采用經(jīng)由電容器的基于耦合電容的連接結(jié)構(gòu)的CMOS圖像傳感器的橫截面的一個示例的圖；圖15是示出具有采用經(jīng)由電容器的基于耦合電容的連接結(jié)構(gòu)的CMOS圖像傳感器中的自參照功能的感測電路的一個示例的圖；圖16是示出根據(jù)本發(fā)明第三實施例的CMOS圖像傳感器（成像器件）的配置示例的圖；圖17是圖示在圖16中的電路中處于高亮度的成像數(shù)據(jù)處理的流程的圖；圖18是圖示在圖16中的電路中處于低亮度的成像數(shù)據(jù)處理的流程的圖；圖19A到圖19D是示出第三實施例中的周期切換的概念的圖；圖20是示出通過使用長周期時段和短周期時段的組合周期性地執(zhí)行計數(shù)而改進成像的動態(tài)范圍的示例的圖；圖21是示出根據(jù)本發(fā)明的第四實施例的固態(tài)成像器件適于的相機系統(tǒng)的配置的一個示例的圖。具體實施方式下面將參照附圖描述本發(fā)明的優(yōu)選實施例。將以以下順序給出描述。1.根據(jù)本發(fā)明實施例的成像器件的特征的概述2.第一實施例（成像器件的第一配置示例）3.第二實施例（成像器件的第二配置示例）4.第三實施例（成像器件的第三配置示例）5.第四實施例（相機系統(tǒng)）<1.根據(jù)本發(fā)明實施例的成像器件的特征的概述>從快速并行讀取的觀點看，本發(fā)明的實施例實現(xiàn)作為使用光子計數(shù)的全數(shù)字圖像傳感器的成像器件（CMOS圖像傳感器）的最佳配置。首先，每個像素輸出代表在指定時段內(nèi)光子輸入的存在/不存在的電信號。感測電路在一幀時段中多次接收光子輸入的存在/不存在的結(jié)果，并且對每個結(jié)果進行二元判決。成像器件通過判決結(jié)果的累積對每個像素生成灰度數(shù)據(jù)。基于該基本配置，根據(jù)該模式的成像器件具有以下特性結(jié)構(gòu)。第一特性結(jié)構(gòu)是使用不同半導(dǎo)體基底的像素和感測電路的層疊配置。分別以陣列形成像素和感測電路，將其層疊以實現(xiàn)快速并行讀取而不犧牲孔徑數(shù)。第二特性結(jié)構(gòu)是用于累積判決結(jié)果的多個感測電路和計數(shù)電路的分級排列，使得感測電路共享計數(shù)電路。多個感測電路共享計數(shù)電路可以確保電路規(guī)模和處理速度的靈活優(yōu)化。第三特性結(jié)構(gòu)是通過改變復(fù)位定時來調(diào)整曝光時間的功能。通過改變復(fù)位定時而不是讀取定時來調(diào)整曝光時間，從而實現(xiàn)用于隨后的傳送處理的靈活流水線。第四特性結(jié)構(gòu)是像素、感測電路和計數(shù)電路的分級排列。多個像素共享感測電路、以及周期存取使得可以處理更小的像素，同時確保曝光時間。此外，多個感測電路共享計數(shù)電路可以確保電路規(guī)模和處理速度的靈活優(yōu)化。第五特性結(jié)構(gòu)是使用自參照功能的感測，以便實現(xiàn)像素的每個光子的檢測。從像素讀取復(fù)位電平和信號電平，并且將其中之一添加有偏置的兩個電平相互比較以執(zhí)行二元判決。這消除了復(fù)位電平的逐像素的變化。采用上述結(jié)構(gòu)的模式可以提供具有光子計數(shù)能力，而不犧牲像素的孔徑數(shù)的成像器件，并且可以完全消除源自模擬信號處理并且在圖像傳感器中通常將不可避免的隨機噪聲和固定噪聲。此時，僅每個像素的照片拍攝噪聲和暗電流保留，因此實現(xiàn)了非常高的S/N比，這確保清楚的灰度圖像的生成。因為可以在像素下排列感測電路等，并且不需要復(fù)雜的模擬電路，所以芯片大部分由像素陣列單獨占據(jù)，使得可以有助于芯片成本的降低。此外，通過增加用于形成一幀的采樣數(shù)或在組合的不同曝光時間執(zhí)行采樣操作，可以顯著地擴展動態(tài)范圍而不改變像素。即使使用不同基底層疊像素和感測電路，從像素到感測電路的輸出不需要具有模擬輸出的精度，使得信號布線的阻抗和寄生電容中的變化不作為噪聲產(chǎn)生影響。此外，使用自參照功能的數(shù)字讀取顯著地改進了判決精度。以下詳述作為根據(jù)具有前述特征的模式的成像器件的CMOS圖像傳感器。<2.第一實施例>圖3是示出根據(jù)本發(fā)明的第一實施例的CMOS圖像傳感器（成像器件）100的配置示例的圖。[一般配置的概述]CMOS圖像傳感器100具有像素陣列部分110、感測電路部分120、輸出信號線組130、傳送線組140、以及判決結(jié)果IC部分150。像素陣列部分110具有在行方向和列方向以矩陣形式布置的多個數(shù)字像素DPX。每個數(shù)字像素DPX具有光電轉(zhuǎn)換器件，并且具有根據(jù)輸入光子輸出電信號的功能。像素陣列部分110例如形成在第一半導(dǎo)體基底SUB1上。感測電路部分120形成在不同于第一半導(dǎo)體基底SUB1的第二半導(dǎo)體基底SUB2上。感測電路部分120具有例如與像素陣列部分110中的像素DPX的矩陣一一對應(yīng)地在行方向和列方向以矩陣形式布置的多個感測電路121。每個感測電路121具有在從各個數(shù)字像素DPX接收信號時，進行對于預(yù)定時段是否存在到各個數(shù)字像素DPX的光子輸入的二元判決的功能。第一半導(dǎo)體基底SUB1和第二半導(dǎo)體基底SUB2層疊。例如，以這樣的方式執(zhí)行層疊，使得在第一半導(dǎo)體基底SUB1上形成的多個數(shù)字像素DPX一對一地面對在第二半導(dǎo)體基底SUB2上形成的多個感測電路121。相對的像素DPX和感測電路121通過輸出信號線組130中的每條輸出信號線131連接。在圖3的示例中，位于第0行和第0列的像素DPX-00的輸出端通過輸出信號線131-00連接到位于第0行和第0列的感測電路121-00的輸入端。位于第0行和第1列的像素DPX-01的輸出端通過輸出信號線131-01連接到位于第0行和第1列的感測電路121-01的輸入端。位于第1行和第0列的像素DPX-10的輸出端通過輸出信號線131-10連接到位于第1行和第0列的感測電路121-10的輸入端。位于第1行和第1列的像素DPX-11的輸出端通過輸出信號線131-11連接到位于第1行和第1列的感測電路121-11的輸入端。位于其它行和列的像素和感測電路類似地連接，盡管沒有圖示。位于相同行的感測電路部分120中的感測電路121的輸出端連接到公共傳送線141。在圖3的示例中，位于第0行的感測電路121-00、121-01、……的輸出端連接到傳送線141-0。位于第1行的感測電路121-10、121-11、……的輸出端連接到傳送線141-1。對于第二和隨后行進行類似的連接，盡管沒有圖示。判決結(jié)果IC部分150具有逐像素地多次累積來自感測電路121的判決結(jié)果以生成具有灰度的二維成像數(shù)據(jù)的功能。判決結(jié)果IC部分150具有與感測電路部分120中的感測電路121的行排列相關(guān)聯(lián)的判決結(jié)果IC151-0、151-1……。換句話說，判決結(jié)果IC151-0連接到位于第0行的感測電路121-00、121-01、……連接到的傳送線141-0。判決結(jié)果IC151-1連接到位于第1行的感測電路121-10、121-11、……連接到的傳送線141-1。判決結(jié)果IC151-0具有保持沿著傳送線141-0傳送的判決值的寄存器152-0、計數(shù)寄存器152-0中保持的值的計數(shù)電路153-0、以及存儲來自計數(shù)電路153-0的計數(shù)結(jié)果的存儲器154-0。判決結(jié)果IC151-1具有保持沿著傳送線141-1傳送的判決值的寄存器152-1、計數(shù)寄存器152-1中保持的值的計數(shù)電路153-1、以及存儲來自計數(shù)電路153-1的計數(shù)結(jié)果的存儲器154-1。根據(jù)本實施例，判決結(jié)果IC151-0的計數(shù)電路153-0由多個感測電路121-00、121-01、……共享。同樣地，判決結(jié)果IC151-1的計數(shù)電路153-1由多個感測電路121-10、121-11、……共享。[數(shù)字像素的功能]如上所述，數(shù)字像素（下文中將簡稱為“像素”）DPX具有光電轉(zhuǎn)換器件、并且輸出根據(jù)輸入光子的電信號。作為成像器件的CMOS圖像傳感器100具有復(fù)位像素DPX的功能和從像素DPX讀取信號的功能，并且可以在任意定時執(zhí)行復(fù)位功能和讀取功能。復(fù)位功能將像素DPX復(fù)位到?jīng)]有輸入光子的狀態(tài)。每個像素DPX希望在其光接收表面具有透鏡和濾色鏡。這樣的像素的基本功能類似于普通像素的基本功能，除了像素DPX的輸出不需要模擬值的精度和線性。將描述數(shù)字像素的配置的一個示例。圖4是示出根據(jù)實施例的像素的電路配置的一個示例的圖。圖4示出包括三個晶體管的像素電路的一個示例。單個像素DPX具有光電二極管111、傳送晶體管112、復(fù)位晶體管113、放大器晶體管114、存儲節(jié)點115和浮置擴散（FD）節(jié)點116。傳送晶體管112的柵極電極連接到傳送線117，并且復(fù)位晶體管113的柵極電極連接到復(fù)位線118。放大器晶體管114具有連接到FD節(jié)點116的柵極電極，以及連接到輸出信號線131的源極電極。在單元像素DPX中，對于各像素輸入到硅基底的光生成一對電子和空穴，電子通過光電二極管111存儲在存儲節(jié)點115。當傳送晶體管112在給定定時導(dǎo)通時，那些電子被傳送到FD節(jié)點116以驅(qū)動放大器晶體管114的柵極。結(jié)果，信號電荷變?yōu)榈捷敵鲂盘柧€131的信號以被讀出。輸出信號線131可經(jīng)由恒定電流源或電阻器元件接地以執(zhí)行源極跟隨器操作，或者可在讀取之前暫時接地，然后回歸（render）在浮置狀態(tài)以輸出由放大器晶體管114設(shè)置的電荷電平。復(fù)位晶體管113與傳送晶體管112并行地同時導(dǎo)通，以拉出光電二極管111中存儲的電子到電源，使得將像素復(fù)位到電子存儲之前的暗狀態(tài)，即，復(fù)位到?jīng)]有輸入光子的狀態(tài)。像素的這種電路和操作機制類似于模擬像素的電路和操作機制，并且，像模擬像素的電路和操作機制一樣，可以具有各種變化。盡管模擬像素模擬地輸出輸入光子的總量，然而，數(shù)字像素數(shù)字地輸出單個光子的輸入的存在/不存在。因此，模擬像素和數(shù)字像素的設(shè)計概念相互不同。首先，數(shù)字像素需要為單個光子的輸入生成足夠大的電信號。在具有如圖4所示的放大器晶體管的像素電路中，例如，希望使得在構(gòu)成源極跟隨器的放大器晶體管114的輸入節(jié)點116處的寄生電容盡可能小。希望保持針對單個光子的輸入的輸出信號的幅度充分地大于放大器晶體管114的隨機噪聲。因為數(shù)字像素的輸出信號不需要模擬像素的精度、線性和操作范圍，所以類似于數(shù)字電路所需的低電壓可以用于源極跟隨器的輸入/輸出電源。此外，光電二極管可需要最小的電荷存儲容量。根據(jù)本實施例的CMOS圖像傳感器100被配置為具有前述第一、第二和第三特性結(jié)構(gòu)如下。CMOS圖像傳感器100具有使用不同半導(dǎo)體基底層疊的像素陣列部分110和感測電路部分120。CMOS圖像傳感器100被以這樣的方式配置，使得分別以陣列形成像素和感測電路，其層疊來實現(xiàn)快速并行讀取而不犧牲孔徑數(shù)。CMOS圖像傳感器100被以這樣的方式配置，使得多個感測電路共享計數(shù)電路以確保電路規(guī)模和處理速度的靈活優(yōu)化。CMOS圖像傳感器100被以這樣的方式配置，以便具有通過改變復(fù)位定時調(diào)整曝光時間的功能。通過改變復(fù)位定時而不是讀取定時來調(diào)整曝光時間，從而實現(xiàn)到隨后傳送處理的靈活流水線。接下來，將描述根據(jù)第一實施例的CMOS圖像傳感器100的一般操作的概述。例如，將所有像素DPX同時復(fù)位，并且每次在給定曝光時間之后的時間從其讀取信號。在曝光時段內(nèi)輸入到每個像素DPX的光子輸入的存在/不存在被作為電信號輸出到輸出信號線131，并且在相應(yīng)的感測電路121中經(jīng)歷二元判決。感測電路121設(shè)置“1”作為當將光子輸入到所選的像素時的判決值，并且設(shè)置“0”作為當光子沒有被輸入到所選的像素時的判決值，并且鎖存判決值。也就是說，因為來自像素DPX的輸出信號經(jīng)歷二元判決作為根據(jù)本實施例的數(shù)字信號，如與圖2所示的普通配置不同，這里不涉及AD轉(zhuǎn)換器。此外，判決速度顯著地快于AD轉(zhuǎn)換器的速度。將由感測電路121設(shè)置和鎖定的判決值通過傳送線141順序傳送到對于每行排列的寄存器152，并且經(jīng)歷使用計數(shù)電路153的計數(shù)處理?？赏ㄟ^由如圖1所示的開關(guān)將各個感測電路順序連接到公共總線來實現(xiàn)傳送，或者可通過使用移位寄存器實現(xiàn)傳送。在通過計數(shù)電路153執(zhí)行的計數(shù)處理中，首先，將之前讀出的像素數(shù)據(jù)從存儲器154加載到計數(shù)電路153中。當將“1”存儲在寄存器152中時，將“1”加到計數(shù)值，而當將“0”存儲在寄存器152中時，計數(shù)值不更新。此后，將計數(shù)電路153的值寫回存儲器154中，這完成了對于一個像素的計數(shù)處理。對于一行像素順序執(zhí)行該處理。在執(zhí)行這樣的計數(shù)處理的同時，對像素DPX執(zhí)行下一復(fù)位和曝光。例如，在一幀時段中將這樣的數(shù)字讀取執(zhí)行1023次，并且到每個像素DPX的輸入光子的計數(shù)的總數(shù)變?yōu)?或更大，及1023或更小。因此，逐像素地生成10位灰度數(shù)據(jù)。也就是說，CMOS圖像傳感器100操作為具有獨特配置的陣列的光子計數(shù)器。如上所述，將各個像素DPX布置在包括相關(guān)聯(lián)的感測電路121的支撐電路上的不同半導(dǎo)體基底上。在各個半導(dǎo)體基底上以陣列布置像素DPX和感測電路。例如，像素DPX和感測電路121被分別形成在分離的半導(dǎo)體晶片上，其又粘附在一起以實現(xiàn)半導(dǎo)體基底的層疊配置。此外，希望用于要復(fù)位或經(jīng)歷數(shù)據(jù)讀出的像素DPX的驅(qū)動電路的至少一些形成在與形成像素DPX相同的第一半導(dǎo)體基底SUB1上。該配置可以并行地確?？焖傧袼卮嫒『涂焖儆嫈?shù)，使得可以在一幀時段中執(zhí)行前述數(shù)據(jù)的多獲取。例如，各個像素同時執(zhí)行復(fù)位和讀取，并且在各個行中同時執(zhí)行數(shù)據(jù)傳送和計數(shù)。[存取過程]接下來，將描述根據(jù)本實施例的存取過程。圖5是圖示根據(jù)第一實施例的存取過程的第一示例的圖。在圖5中，RST代表復(fù)位，RXP代表曝光，并且RD代表讀取。此外，TRF代表傳送處理，并且CNT代表計數(shù)處理。在圖5中的示例中，例如，當在其期間執(zhí)行1023次讀取的一幀時段是1/30秒時，讀取RD的一個周期是大約32微秒。在該時段中，對像素DPX執(zhí)行復(fù)位RST和讀取RD，并且從復(fù)位RST到讀取RD的持續(xù)時間是曝光EXP的時段。在以流水線方式執(zhí)行曝光EXP和傳送處理TRF和計數(shù)處理CNT時，在讀取RD中已經(jīng)鎖存在感測電路121中的判決值被傳送到要計數(shù)的寄存器152。也就是說，在周期CYL1中已經(jīng)鎖存在感測電路121中的判決值被在行方向傳送并且順序計數(shù)時，像素在周期CYL2中經(jīng)歷復(fù)位RST，并且初始化曝光EXP。CMOS圖像傳感器100具有通過在保持周期時段恒定的同時，改變復(fù)位RST控制有效曝光時間以調(diào)整靈敏度的調(diào)整功能。例如，盡管成像亮的被攝體時可在曝光時段中輸入兩個或多個光子，但是它們?nèi)勘挥嫈?shù)為單個光子，導(dǎo)致少計（undercounting）。在此情況下，復(fù)位定時應(yīng)該被設(shè)置得更接近讀取定時，以便縮短曝光時間，從而降低靈敏度。這可以在成像期間容易地調(diào)整靈敏度而不影響其他電路操作。例如，成像系統(tǒng)將所有有效像素的計數(shù)值平均，并且當平均計數(shù)值超過給定值時改變成像器件的復(fù)位定時以縮短曝光時間。另一方面，當平均計數(shù)值低于給定值時，成像系統(tǒng)延長曝光時間。容易安裝這樣的功能，使得可以通過使用二元搜索的算法等自動設(shè)置最佳曝光時間。當存在大量像素時，需要以高速執(zhí)行水平傳送和計數(shù)處理，然而可以通過使用多個計數(shù)器在多個信道中執(zhí)行每行的傳送來進行抑制。盡管希望在與形成感測電路部分120的感測電路121相同的基底上形成計數(shù)電路153和存儲器154，但是它們可被層疊地布置在感測電路部分120之下的第三半導(dǎo)體基底上。例如，考慮功耗和噪聲，像素陣列部分110可被分為多個像素塊，使得逐塊地對每行執(zhí)行像素讀取操作和傳送操作。盡管在前述實施例中執(zhí)行1023次采樣以生成10位灰度，但是可以通過增加采樣動作的數(shù)目來擴大動態(tài)范圍而不改變像素。例如，當采樣數(shù)目被設(shè)為16383時（大約前述數(shù)目的16倍），一個周期是2微秒。如果該周期時段完全用于曝光，則可以以如普通進行的相同方式計數(shù)低亮度模式中的光子數(shù)，并且高亮度模式中的光子數(shù)也可以被精確計數(shù)直到普通模式中光子數(shù)的16倍。那些數(shù)目被表示為14位灰度數(shù)據(jù)?？商娲?，可通過在提供的不同類型的曝光時段的情況下獲取數(shù)據(jù)來有效地改進動態(tài)范圍。圖6是圖示根據(jù)第一實施例的存取過程的第二示例的圖。圖6示出圖5中的存取過程演化的示例。在該示例中，改變復(fù)位定時以提供兩個曝光時段，第一曝光EXP1和第二曝光EXP2，其交替重復(fù)以獲取數(shù)據(jù)。這種技術(shù)的演化使用確保以較少的采樣動作在寬動態(tài)范圍中成像，使得可以減少系統(tǒng)上的負荷。圖7A到圖7C是圖示圖6中的存取過程的更具體示例的圖。在圖7A到圖7C的每個具體示例中，假設(shè)第一曝光EXP1具有第二曝光EXP2的曝光時間的8倍的曝光時間。在圖7A的示例中，在第一曝光EXP1和第二曝光EXP2的每個中執(zhí)行511次數(shù)據(jù)獲取，并且數(shù)據(jù)在兩個存儲器（第一存儲器MEM1和第二存儲器MEM2）中單獨計數(shù)和存儲。511個計數(shù)提供9位灰度。其第一曝光EXP1中的計數(shù)超過給定值的像素被視為具有到其的強光輸入，使得使用第二曝光EXP2中的計數(shù)值。在此情況下，例如，輸出被設(shè)為具有12位灰度，并且對其使用第二曝光EXP2中的計數(shù)值的像素移位3位，以便為輸出的8倍大?？商娲?，輸出可以被構(gòu)造為具有9位灰度和指示曝光的選擇的1位標記，以便減少輸出位的數(shù)目。在圖7B中的示例中，為了增加暗的被攝體的成像靈敏度，在長曝光中數(shù)據(jù)獲取的數(shù)目被設(shè)為比在短曝光中數(shù)據(jù)獲取的數(shù)目更大。例如，對于第一曝光EXP1中的每4個數(shù)據(jù)獲取重復(fù)插入第二曝光EXP2中的單個數(shù)據(jù)獲取。因此，在第一曝光EXP1中獲取數(shù)據(jù)1023次，并且在第二曝光EXP2中獲取數(shù)據(jù)255次。例如，當?shù)诙毓釫XP2中的計數(shù)用作輸出時，考慮曝光的數(shù)目，將輸出移位5位，以便為輸出的32倍大。此時，輸出最大可以具有13位灰度。可替代地，輸出可以被構(gòu)造為具有10位灰度和指示曝光的選擇的1位標記。在圖7C的示例中，為了節(jié)約存儲器，首先在第一曝光EXP1中獲取測試數(shù)據(jù)127次，然后在第一曝光EXP1和第二曝光EXP2每個中交替獲取數(shù)據(jù)512次。其第一曝光EXP1中的計數(shù)在前127次數(shù)據(jù)獲取中超過給定值的像素被視為具有到其的強光輸入，使得設(shè)置標記。當完成測試數(shù)據(jù)的獲取時，除了該標記，存儲器中的計數(shù)值被清除一次。對于具有設(shè)置的標記的像素，之后僅計數(shù)第二曝光EXP2中的數(shù)據(jù)并且存儲在存儲器中。對于沒有設(shè)置的標記的像素，僅計數(shù)第一曝光EXP1中的數(shù)據(jù)并且存儲在存儲器中。需要用于每像素的計數(shù)操作的存儲器是除了9位灰度外還具有標記的一個10位存儲器。要注意的是，當選擇第一曝光EXP1時，測試之后可以增加存儲器的灰度，而不是清除存儲器。通過改變復(fù)位定時提供多組曝光時段，并且在每個曝光時段中讀取數(shù)據(jù)多次以便以以上方式生成成像數(shù)據(jù)，使得可以在寬動態(tài)范圍上執(zhí)行成像，該寬動態(tài)范圍處理具有包括亮部分和暗部分兩者的高對比度的被攝體。盡管在前述示例中使用兩個類型的曝光時段，但是三個或更多類型的曝光時段可用于提供對合成算法的多種修改。希望在短曝光時段中的輸入光子的數(shù)目基本用于具有高亮度的像素的情況下，合成成像數(shù)據(jù)，同時在長曝光時段中的輸入光子的數(shù)目一般用于具有低亮度的像素。可替代地，可輸出多個類型的曝光中的計數(shù)值，并且在使用位于隨后級的DSP芯片等的圖像處理時執(zhí)行數(shù)據(jù)合成。盡管通過現(xiàn)有圖像傳感器部分地執(zhí)行具有變化的曝光時間的成像數(shù)據(jù)的合成，但是在一幀時間的間隔執(zhí)行以兩種曝光時間的數(shù)據(jù)獲取，這導(dǎo)致如動態(tài)被攝體被以不自然的顏色著色之類的問題。在一幀時段中多次交替執(zhí)行兩個數(shù)據(jù)的獲取的本方案沒有這樣的問題。更一般地，希望具有周期曝光時間的數(shù)據(jù)獲取應(yīng)該被執(zhí)行多次，并且應(yīng)該合成獲取結(jié)果以生成圖像數(shù)據(jù)。<3.第二實施例>圖8是示出根據(jù)本發(fā)明第二實施例的CMOS圖像傳感器（成像器件）的配置示例的圖。在根據(jù)第一實施例的CMOS圖像傳感器100中，各個像素DPX一一對應(yīng)于感測電路121。然而，像素DPX和感測電路121所需的空間應(yīng)該不必相同。此外，在兩個基底層疊的情況下，可將尺寸上大的計數(shù)電路和存儲器布置在像素陣列區(qū)域外部，在該像素陣列區(qū)域中來自每個感測電路121的數(shù)據(jù)的快速和長距離傳送是必要的，并且很可能受布局的限制。根據(jù)第二實施例的CMOS圖像傳感器100A通過允許多個像素共享單個感測電路為上面的問題提供靈活的解決方案。在CMOS圖像傳感器100A中，像素陣列部分110A具有在行方向和列方向上以矩陣形式布置的多個像素DPX。同一列中的多個像素DPX和選擇電路形成像素塊160-0、160-1、160-2、160-3、……。CMOS圖像傳感器100A包括行驅(qū)動電路170和行控制線180，以驅(qū)動像素陣列部分110A中的像素DPX輸出像素DPX的電信號到輸出信號線131。CMOS圖像傳感器100A包括電路塊200，其對通過輸出信號線131傳送的電信號執(zhí)行二元判決，并且逐像素地多次累積判決結(jié)果以生成具有灰度的二維成像數(shù)據(jù)。電路塊200具有在其中提供的感測電路部分120A和判決結(jié)果IC部分150A。感測電路部分120A具有對應(yīng)于像素塊160-0、160-1、160-2、160-3、……布置的感測電路121-0、121-1、121-2、121-3、……。感測電路121-0使其輸入端連接到輸出信號線131-0，形成像素塊160-0的所有像素DPX-00、DPX-10、……、DPX-150的輸出端共同連接到輸出信號線131-0。也就是說，像素DPX-00、DPX-10、……、DPX-150共享單個感測電路121-0。感測電路121-1使其輸入端連接到輸出信號線131-1，形成像素塊160-1的所有像素DPX-01、DPX-11、……、DPX-151的輸出端共同連接到輸出信號線131-1。也就是說，像素DPX-01、DPX-11、……、DPX-151共享單個感測電路121-1。感測電路121-2使其輸入端連接到輸出信號線131-2，形成像素塊160-2的所有像素DPX-02、DPX-12、……、DPX-152的輸出端共同連接到輸出信號線131-2。也就是說，像素DPX-02、DPX-12、……、DPX-152共享單個感測電路121-2。感測電路121-3使其輸入端連接到輸出信號線131-3，形成像素塊160-3的所有像素DPX-03、DPX-13、……、DPX-153的輸出端共同連接到輸出信號線131-3。也就是說，像素DPX-03、DPX-13、……、DPX-153共享單個感測電路121-3。對于其他像素塊（未示出），以這樣的方式在感測電路部分120A中布置感測電路，使得每個感測電路由多個像素共享。判決結(jié)果IC部分150A具有將來自感測電路121-0到121-3的判決結(jié)果逐像素地多次累積以生成具有灰度的二維成像數(shù)據(jù)的能力。判決結(jié)果IC部分150A具有寄存器152A-0到152A-3、選擇電路155、計數(shù)電路153A和存儲器154A。寄存器152A-0到152A-3保持已經(jīng)通過傳送線141A-0到141A-3傳送的各個感測電路121-0到121-3中的判決值。選擇電路155順序選擇寄存器152A-0到152A-3的輸出，以便將寄存器152A-0到152A-3中保持的判決值提供到計數(shù)電路153A。計數(shù)電路153A對來自多個像素（該實施例中的4個像素）的判決值順序執(zhí)行計數(shù)處理，并且將每個像素的計數(shù)結(jié)果存儲在存儲器154A中，其中已經(jīng)選擇了該多個像素以讀出并且已經(jīng)經(jīng)由選擇電路155提供了該多個像素。將關(guān)于之前讀出的像素的數(shù)據(jù)從存儲器154A加載到計數(shù)電路153A中。根據(jù)第二實施例的判決結(jié)果IC部分150A具有由多個寄存器152A-0到152A-3共享的單個計數(shù)電路153A。換句話說，根據(jù)第二實施例的CMOS圖像傳感器100A允許多個感測電路121A-0到121A-3共享計數(shù)電路153A。根據(jù)本實施例的CMOS圖像傳感器100A被配置為包括前述第四特性結(jié)構(gòu)。也就是說，以這樣的方式配置CMOS圖像傳感器100A，使得多個像素共享感測電路，并且周期性地存取以確保曝光時間和處理更小的像素。此外，以這樣的方式配置CMOS圖像傳感器100A，使得多個感測電路共享計數(shù)電路，以實現(xiàn)電路規(guī)模和處理速度的靈活優(yōu)化。接下來，將描述根據(jù)第二實施例的CMOS圖像傳感器100A的一般操作的概述。如上所述，像素塊160（160-0、160-1、160-2、160-3、……）被配置為包括16個數(shù)字像素DPX和選擇電路。選擇電路選擇像素之一，并且復(fù)位或從所選的像素讀取數(shù)據(jù)。在該實施例中，根據(jù)由行驅(qū)動電路170驅(qū)動的行控制線181選擇像素塊160中的一個像素。在讀取時，將到所選的像素的光子輸入的存在/不存在作為電信號輸出到輸出信號線131（131-0、131-1、131-2、131-3、……），其依次經(jīng)歷感測電路121A（121A-0、121A-1、121A-2、121A-3、……）中的二元判決。例如，感測電路121A（121A-0、121A-1、121A-2、121A-3）設(shè)置“1”作為當將光子輸入到所選的像素時的判決值，并且設(shè)置“0”作為當光子沒有被輸入到所選的像素時的判決值，并且鎖存判決值。將感測電路121A（121A-0、121A-1、121A-2、121A-3、……）中的判決值首先傳送到寄存器152A（152A-0、152A-1、152A-2、152A-3）。計數(shù)電路153A由4個像素塊160-0到160-3共享，并且對來自經(jīng)由選擇電路155選擇和讀取的行中的4個像素的數(shù)據(jù)順序執(zhí)行計數(shù)處理。然后，將每個像素的計數(shù)結(jié)果存儲在存儲器154A中。也就是說，將之前讀取的像素的數(shù)據(jù)從存儲器154A加載入計數(shù)電路153A中。當將“1”存儲在寄存器152A（152A-0、152A-1、152A-2、152A-3）中時，計數(shù)值遞增“1”，當“0”存儲在其中時，不更新計數(shù)值。此后，將計數(shù)電路153A的值寫回到存儲器154A中，這完成對于一個像素的計數(shù)處理。對4個像素順序執(zhí)行該處理。在執(zhí)行這樣的計數(shù)處理的同時，像素塊160（160-0、160-1、160-2、160-3）和感測電路121A（121A-0、121A-1、121A-2、121A-3）可以并行地對下一行進行數(shù)據(jù)讀取和判決。例如，在一幀時段中執(zhí)行這樣的數(shù)字讀取1023次，以便為每個像素生成10位灰度數(shù)據(jù)。此時，計數(shù)電路153A具有10位的大小，并且因為16×4像素中的每個具有10位數(shù)據(jù)，因此存儲器154A具有640位的容量。也就是說，CMOS圖像傳感器100A操作為具有獨特配置的陣列的光子計數(shù)器。在該配置的情況下，當像素陣列的行數(shù)是一個塊中的行數(shù)，并且僅在列方向布置各塊時，可以在同一半導(dǎo)體基底上形成所有的電路。然而，當成像器件具有多個像素時，希望像素塊160-0、160-1、160-2、160-3應(yīng)該層疊地形成在包括各個感測電路121A-0、121A-1、121A-2、121A-3的支撐電路上的不同半導(dǎo)體基底上。然后，希望包括像素塊160-0、160-1、160-2、160-3的像素陣列部分110A和感測電路121A-0、121A-1、121A-2、121A-3應(yīng)該被以陣列分別布置在不同半導(dǎo)體基底上。換句話說，希望包括像素塊160-0、160-1、160-2、160-3的像素陣列部分110A和包括感測電路121A-0、121A-1、121A-2、121A-3的感測電路部分120A應(yīng)該被以陣列分別布置在不同半導(dǎo)體基底上。還希望感測電路部分120A應(yīng)該被作為每個包括計數(shù)電路153A和存儲器154A的電路塊200而形成在基底上，并且以陣列布置?？商娲?，存儲器154A可以被層疊地布置在感測電路之下的第三半導(dǎo)體基底上。接下來，下面將描述根據(jù)第二實施例的對像素塊的周期存取。圖9是用于說明根據(jù)第二實施例的對像素塊的周期存取的圖。這里假設(shè)當所有的以陣列排列的像素塊近似并行操作時，對各個像素的存取由對單個像素塊的存取代表，而無論在成像器件中提供多少像素。順序和周期性地存取每個像素塊160（160-0、160-1、160-2、160-3、……）中包括的16個像素。給定在對于每個像素執(zhí)行1023次讀取期間幀速率是1/30秒，則塊處理的一個周期是大約32微秒，在此期間需要完成16個像素的讀取。圖9中沿著水平軸的時間部分代表分配給對塊中的每個像素的存取的時間t，并且其具有2微秒的最大寬度。因為從每個像素的數(shù)據(jù)讀取和對數(shù)據(jù)的判決是類似于從半導(dǎo)體存儲器的讀取的簡單操作，所以時間寬度具有足夠的余量。在上面的周期存取中，周期性地執(zhí)行各個像素DPX的復(fù)位RST和讀取RD。在此情況下，盡管存取定時逐像素不同，但是從復(fù)位RST到讀取RD的曝光EXP的實際時間對于所有像素是統(tǒng)一的。可以通過改變周期范圍內(nèi)的復(fù)位RST的定時來改變曝光時間，使得可以調(diào)整靈敏度而不影響其他電路操作。例如，如果對于每個像素DPX的復(fù)位RST被設(shè)為緊接在之前讀取RD之后（在讀取所屬的同一時間部分中），則曝光時間變?yōu)樽畲笠蕴幚砭哂械土炼鹊谋粩z體的成像。另一方面，如果復(fù)位RST被設(shè)為緊接在讀取RD之前（在讀取之前一個的時間部分中），則曝光時間變?yōu)樽钚∫蕴幚砭哂懈吡炼鹊谋粩z體的成像?？商娲兀绻麖?fù)位定時被設(shè)為在同一時間部分中在若干等級上可變，則可以更自由地選擇曝光時間。計數(shù)處理CNT跟隨讀取RD，并且并行地初始化下一個像素的讀取。例如，在時間t4，讀取4號像素，并且復(fù)位1號像素。與該操作并行地，對3號像素執(zhí)行計數(shù)處理。盡管在該實施例中以時分方式串行執(zhí)行4號像素的讀取和1號像素的復(fù)位，但是如圖4所示在其中提供有獨立復(fù)位機制的像素的讀取和復(fù)位兩者可以在驅(qū)動兩條行控制線的情況下同時并行執(zhí)行。根據(jù)第二實施例，在通過改變設(shè)置定時設(shè)置不同的曝光時間的情況下，可以多次執(zhí)行數(shù)據(jù)獲取，并且使用數(shù)據(jù)獲取生成成像的數(shù)據(jù)。具體地，需要根據(jù)已經(jīng)在第一實施例的前述描述中描述的圖7A到圖7C中示出的方案執(zhí)行數(shù)據(jù)獲取，使得可以在與具有高對比度的被攝體的成像兼容的寬動態(tài)范圍中成像。如上所述，第二實施例具有分級結(jié)構(gòu)，其中多個像素DPX共享感測電路121A（121A-0、121A-1、121A-2、121A-3）和寄存器152A（152A-0、152A-1、152A-2、152A-3），并且多個感測電路121A（121A-0、121A-1、121A-2、121A-3）共享計數(shù)電路153A。通過各個電路的上述存取時間和占用空間之間的關(guān)系來優(yōu)化以什么比率共享那些電路。例如，因為在該實施例中一個像素的存取時間具有足夠的容限，所以更大數(shù)目的像素可共享感測電路，或者更大數(shù)目的感測電路可共享計數(shù)電路。圖10是示出根據(jù)圖8中示出的第二實施例的芯片的一般圖像的圖。在圖10中的示例中，在半導(dǎo)體基底SUB2A上以陣列布置多個電路塊200。以陣列布置多個電路塊200。在半導(dǎo)體基底SUB2A上形成控制多個電路塊200的控制電路210、用于解多路復(fù)用電路塊200的輸出的解多路復(fù)用器（DEMUX）220、寄存器230、傳送線240、以及輸出電路250。在圖10中，來自包括多個像素DPX和選擇電路的像素塊160的輸出數(shù)據(jù)在感測電路121A-0中經(jīng)歷判決，然后被傳送到寄存器152A。多個寄存器152A-0到152A-3經(jīng)由選擇電路155共享計數(shù)電路153A，并且將計數(shù)結(jié)果存儲在例如作為動態(tài)RAM（DRAM）的存儲器154A中。在半導(dǎo)體基底SUB2A上以陣列布置電路塊200，并且每次并行操作以對來自每個電路塊200中選擇的像素的數(shù)據(jù)進行判決，并且計數(shù)輸入光子的數(shù)目。通過為每行布置的控制電路210，對在行方向布置的電路塊200一起執(zhí)行到電路塊200的基于定時的數(shù)據(jù)提供和存儲器154A的行驅(qū)動。在半導(dǎo)體基底SUB2A上層疊的不同半導(dǎo)體基底SUB2B上以陣列布置電路塊200。希望電路塊200以及對應(yīng)于其的一組像素塊160應(yīng)該被以相同的間距布置，使得各個像素塊160和各自的感測電路適當?shù)剡B接。當完成對于一幀的計數(shù)時，存儲在存儲器154A中的計數(shù)結(jié)果被每次以像素陣列的一行為單位經(jīng)由解復(fù)用器220鎖存在寄存器組230中的寄存器231中。當輸出形成幀的所有行的數(shù)據(jù)時，完成對于一幀的處理。該輸出模式與逐行地順序輸出幀數(shù)據(jù)的普通成像器件的輸出模式兼容。當驅(qū)動所有像素以平滑地成像被攝體為動態(tài)圖像時，希望具有兩個存儲器154A用于計數(shù)和輸出操作，并且具有用于整體上的所有像素中的兩幀像素的存儲器。在此情況下，使用兩個存儲器，逐幀地從一個交替切換到另一個，使得在一個存儲器用于計數(shù)操作的同時，另一個用于輸出操作?？商娲?，用于一幀的存儲器可被分為兩組，奇數(shù)行和偶數(shù)行，并且可執(zhí)行行間操作以便從偶數(shù)行輸出數(shù)據(jù)，同時曝光和計數(shù)奇數(shù)行中的像素，并且從奇數(shù)行輸出數(shù)據(jù)，同時曝光和計數(shù)偶數(shù)行中的像素?？纱嬖谶@樣的情況，希望根據(jù)成像器件的應(yīng)用減少要輸出的數(shù)據(jù)量。例如，來自所有有效像素的成像數(shù)據(jù)用于靜態(tài)圖像，同時常常希望減少像素的數(shù)目以減少用于動態(tài)圖像的數(shù)據(jù)量。為了處理這種情況，一些成像器件具有將多個像素的數(shù)據(jù)相加，并且將該數(shù)據(jù)輸出為用于一個像素的數(shù)據(jù)的能力。通常用單獨提供的加法器執(zhí)行這種相加，這從而增加了電路占用空間。根據(jù)本實施例，通過對比的方式，存儲器中的存儲位置由共享計數(shù)電路的多個像素共享，使得可以非常容易地和靈活地執(zhí)行像素數(shù)據(jù)的相加。例如，根據(jù)圖3中示出的第一實施例，允許至少在行方向共享計數(shù)電路153的多個像素共享存儲器154中的存儲位置，以可以添加來自像素的數(shù)據(jù)。替代地，根據(jù)如圖8所示的第二實施例，允許共享計數(shù)電路153A的多個像素共享存儲器154A中的存儲位置，以可以實現(xiàn)在行方向和在列方向上兩者的像素數(shù)據(jù)的靈活相加。在執(zhí)行這種相加時，例如，在4個像素的數(shù)據(jù)相加的情況下，節(jié)約使用的存儲器的量變?yōu)?/4。因此，當所有像素用于靜態(tài)圖像并且對于動態(tài)圖像將像素數(shù)據(jù)相加時，圖10中的整個存儲器154A需要是整個像素中一幀的像素。一幀完全用于靜態(tài)圖像，然而，對于動態(tài)圖像，在相加中減少存儲器并且分為兩個存儲器，其用于逐幀地從一個交替切換到另一個，以用于計數(shù)操作和輸出操作?？梢詢H通過改變在存取存儲器時要選擇的地址實現(xiàn)那些操作中的任何操作，并且可以容易地控制。根據(jù)本實施例，直接輸出在存儲器154、154A中存儲的計數(shù)的數(shù)據(jù)?？梢灾鹣袼氐仉S機存取那些存儲器中的數(shù)據(jù)作為幀存儲器的數(shù)據(jù)，使得可將如DSP之類的圖像處理電路進一步安裝在半導(dǎo)體基底SUB2、STB2A上以執(zhí)行圖像處理，如缺陷的校正、解馬賽克（de-mosaic）操作和壓縮。此外，多個像素的數(shù)據(jù)的相加具有這樣的優(yōu)點，在其數(shù)據(jù)要相加的一組像素被視為單個光接收單元的情況下，可以改進其輸出的動態(tài)范圍。例如，當對于每個像素執(zhí)行10位計數(shù)時，4個像素的相加數(shù)據(jù)的輸出將具有12位?？梢愿鶕?jù)應(yīng)用靈活地執(zhí)行該相加；可以為共享計數(shù)器的每個像素組相加以二維陣列排列的像素數(shù)據(jù)，并且還可以在輸出級提供加法器，以便在輸出數(shù)據(jù)時將像素組的數(shù)據(jù)相加。執(zhí)行這樣的逐步相加便利了所有像素的相加，使得像素可以用作單個光子計數(shù)器。在此情形下，光子計數(shù)器將具有根據(jù)像素的數(shù)目的巨大動態(tài)范圍。如上所述，該實施例中要使用的每個數(shù)字像素具有光電轉(zhuǎn)換器件，以及根據(jù)光子輸入輸出電信號的功能，并且例如配置為如圖4所示。在從數(shù)字像素讀取數(shù)據(jù)時，希望在感測模式中提供以下自參照功能，以便消除從一個像素到另一個的輸出的變化。也就是說，從像素讀取復(fù)位狀態(tài)下的輸出和曝光之后的信號輸出，并且感測電路在將給定偏置添加到兩個輸出之一的的情況下相互比較兩個輸出，以便進行二元判決。圖11是示出具有自參照功能的感測電路的一個示例的電路圖。圖11中的感測電路121B具有開關(guān)SW121、SW122、SW123、電容器C121、C122、反相器IV121、IV122、以及用于偏置信號OFFSET的提供線L121。開關(guān)SW121具有連接到電容器C121的第一端子以及電容器C122的第一端子的端子a，以及連接到端子SIG的端子b，端子SIG連接到輸出信號線。電容器C121的第二端子連接到反相器IV121的輸入端子、開關(guān)SW122的端子a、以及開關(guān)SW123的端子a。反相器IV121的輸出端子連接到反相器IV122的輸入端子和開關(guān)SW122的端子b。反相器IV122的輸出端子連接到開關(guān)SW123的端子b和輸出端子SAOUT。通過示例方式，將參照圖4中的像素描述使用具有如圖11所示的自參照功能的感測電路的讀取操作的示例。通過示例方式，圖12A到圖12F表示用于參照圖4中的像素說明使用具有如圖11所示的自參照功能的感測電路的讀取操作的示例的時序圖。圖12A示出要施加到圖4中的復(fù)位線118的復(fù)位脈沖RESET，并且圖12B示出要施加到圖4中的傳送線117的讀取脈沖READ。圖12C示出開關(guān)SW121的ON/OFF（導(dǎo)通/斷開）狀態(tài)，圖12D示出開關(guān)SW122的ON/OFF狀態(tài)，圖12E示出開關(guān)SW123的ON/OFF狀態(tài)，并且圖12F示出偏置信號OFFSET。首先，開關(guān)SW121和開關(guān)SW122被設(shè)為導(dǎo)通（ON），以便施加復(fù)位脈沖RESET到復(fù)位線118，并且讀取復(fù)位狀態(tài)下的像素輸出到輸入端子SIG上。接下來，開關(guān)SW122被設(shè)為斷開（OFF），以保持復(fù)位輸出。然后，將脈沖READ施加到傳送線117，用于像素DPX輸入代表曝光結(jié)果的信號輸出到端子SIG，從而設(shè)置開關(guān)SW121斷開。在該時段期間，偏置信號OFFSET輸入保持0V。接下來，偏置信號OFFSET的電平稍稍增加以經(jīng)由電容器C122添加偏置電勢到讀取信號。結(jié)果，將復(fù)位狀態(tài)下的像素輸出和具有添加到讀取信號的微小偏置的輸出相互比較。當將光子輸入到圖4中的像素時，后面的信號在電勢上低于前面的信號，使得將“0”輸出到輸出端子SAOUT。當光子沒有被輸入到像素時，獲得相反的比較結(jié)果，使得將“1”輸出到輸出端子SAOUT。最終，開關(guān)SW123被設(shè)為導(dǎo)通以便鎖存判決結(jié)果。該自參照功能可以為每個像素消除源自放大器晶體管114的閾值變化等的固定噪聲，并且即使對微小信號也確保精確的二元判決。此外，在以上序列中還消除源于復(fù)位的kTC噪聲。即使在模擬信號的AD轉(zhuǎn)換的相關(guān)雙重采樣（CDS）中也可以預(yù)期類似的效果。要注意的是，因為兩個讀取和判決所需的時段在二元判決感測中總是恒定，所以可以減小由像素的放大器晶體管和感測電路本身生成的熱噪聲或閃爍噪聲的影響如下。因為大部分低頻帶噪聲也出現(xiàn)（疊加）在兩個讀取中，所以可以消除該影響，對于高頻帶噪聲的靈敏度可以由感測電路的電容負載限制。因此，可以通過將電容負載盡可能大地設(shè)置在可精確感測的范圍中，來最小化有影響的噪聲的頻帶。在AD轉(zhuǎn)換中的相關(guān)雙重采樣中，轉(zhuǎn)換所需的時段通常根據(jù)信號的電平和位數(shù)而不同，并且不可避免地受寬噪聲頻帶的影響。感測電路不限于該示例，并且可以被修改為比較添加有偏置的復(fù)位信號與讀取信號，以便進行判決。替代地，預(yù)先獲取讀取信號，其后復(fù)位像素，然后獲取復(fù)位信號，并且在將偏置添加到讀取信號和復(fù)位信號之一的情況下將讀取信號和復(fù)位信號相互比較。在此情形下，盡管不能消除kTC噪聲，但是可以消除源自基于像素變化的固定噪聲等，使得此修改具有通?？蛇m于任何像素配置的優(yōu)點。即使在安裝自參照功能的情況下，感測電路也比普通AD轉(zhuǎn)換器具有相對更少的組件，并且不需要大的占用空間。在實現(xiàn)數(shù)字像素的情況下，有效選項是使用內(nèi)部放大型光電二極管。作為內(nèi)部放大型光電二極管，例如，加速電場中一對光電轉(zhuǎn)換的電子和空穴以導(dǎo)致雪崩放大的雪崩光電二極管（APD）是已知的。在此情況下，可以使用如圖4所示的像素電路，但是當自放大光電二極管用于獲取足夠大信號時，像素不需要放大器晶體管。圖13是示出對應(yīng)于使用內(nèi)部放大二極管的第二實施例的像素塊的配置示例的圖。通過僅僅內(nèi)部放大光電晶體管111C和與其相關(guān)聯(lián)的傳送（選擇）晶體管112C的組形成像素塊160C。也就是說，僅通過內(nèi)部放大光電晶體管111C和與其相關(guān)聯(lián)的傳送（選擇）晶體管112C形成該示例中的像素DPXC。同一行中的各個像素DPXC的傳送晶體管112C的柵極電極連接到公共傳送線117C。每個像素塊160C的多個像素的傳送晶體管的源極或漏極連接到公共輸出信號線131。復(fù)位晶體管113C連接在每個輸出信號線131和復(fù)位電勢線LVRST之間。各個復(fù)位晶體管113C的柵極電極連接到公共復(fù)位線118C。在該示例中，經(jīng)由復(fù)位晶體管113C、輸出信號線131和傳送晶體管112C復(fù)位每個DPXC。當像素塊160C層疊在感測電路121C上時，復(fù)位晶體管113C可屬于像素塊160C的基底，或者可屬于感測電路121C的基底。在使用粘附的晶片作為半導(dǎo)體基底的層疊配置的情況下，根據(jù)之前描述的現(xiàn)有技術(shù)的制造方法，像素和像素塊之間以及感測電路之間的信號連接被假設(shè)為經(jīng)由導(dǎo)電焊盤電極的直接連接。然而，不容易同時暴露拋光速度上不同的金屬焊盤和絕緣膜，并且不容易同時拋光它們以提供粘附所需的高精度平面和保持粘附強度。此外，在拋光期間或在粘附之前可改變焊盤表面，因此導(dǎo)致不適當?shù)慕^緣。當粘附不同芯片時，經(jīng)由電極焊盤的高精度直接連接遇到類似困難。同時，數(shù)字數(shù)據(jù)的傳輸不需要高精度，使得直接連接不必要，并且依靠經(jīng)由電容器的耦合電容的方式就足以進行連接。電容器的電容受源自電容器的尺寸、介電膜的厚度等的生產(chǎn)變化的影響，因此產(chǎn)生取決于每個電容器的信號電平的固有噪聲。因此，模擬信號的傳輸導(dǎo)致許多困難。然而，數(shù)字信號不導(dǎo)致這樣的問題，并且如果組合有前述自參照功能，則甚至可以讀出小數(shù)字信號。圖14是示出采用經(jīng)由電容器的基于耦合電容的連接結(jié)構(gòu)的CMOS圖像傳感器100D的橫截面的一個示例的圖。在圖14中的示例中，在半導(dǎo)體基底SUB1E上形成數(shù)字像素DPXE，使得由光電二極管111E生成的電子被經(jīng)由傳送晶體管112E傳送到輸出電極部分119。在半導(dǎo)體基底SUB2E上形成感測電路121E，并且感測電路121E在輸入電極部分122接收來自像素DPXE的輸出信號。在兩個基底SUB1E和SUB2E的粘接表面BDS形成具有夾在其電極之間的高介電膜300的電容器CCP。像素DPXE的輸出電極部分119和感測電路121E的輸入電極部分122經(jīng)由電容器CCP連接在一起。在基底的粘附之后，在像素DPXE的光接收面形成濾色鏡310和微透鏡320。這樣的配置的使用可以允許圖11中的自參照感測電路的部分由耦合電容器CCP替代，以便進一步簡化電路。圖15是示出具有采用經(jīng)由電容器的基于耦合電容的連接結(jié)構(gòu)的CMOS圖像傳感器中的自參照功能的感測電路的一個示例的圖。與圖11中的組件相同的圖15中的感測電路的那些組件由相同的附圖標記表示。圖15中的感測電路121E被配置為不具有圖11中的感測電路121B的開關(guān)SW121和電容器C121。如上面結(jié)合圖11和圖12所述，數(shù)字像素DPXE首先輸出復(fù)位電平到輸出電極部分119。感測電路121E設(shè)置導(dǎo)通開關(guān)SW122，然后設(shè)置其斷開以將經(jīng)由耦合電容器（CCP）傳送的復(fù)位電平信號保持在作為設(shè)置在浮置狀態(tài)的節(jié)點的輸入電荷部分122中。也就是說，當將復(fù)位電平輸入到輸出電極部分119時，導(dǎo)致輸入電極部分122達到反相器的閾值的電荷被存儲在用作存儲節(jié)點的輸入電極部分122中。此后，數(shù)字像素DPXE輸出信號電平到輸出電極部分119。此外，將偏置信號OFFSET的電平略微移動到正電勢側(cè)，以便添加微小偏置到讀取信號。結(jié)果，驅(qū)動反相器IV121、IV122以輸出判決結(jié)果到輸出端子SAOUT。最終，設(shè)置開關(guān)SW123導(dǎo)通以鎖存判決結(jié)果。在此情況下，耦合電容器CCP可以被解釋為感測電路的一部分。還可以根據(jù)其中多個像素相對于單個感測電路的第二實施例，執(zhí)行如參照圖14和圖15所述的通過電容器的耦合的信號傳輸。在第二實施例中，從像素擴展的輸出電荷部分119由像素塊中的多個像素共享。<4.第三實施例>圖16是示出根據(jù)本發(fā)明第三實施例的CMOS圖像傳感器（成像器件）的配置示例的圖。根據(jù)第三實施例的CMOS圖像傳感器100B具有在單位幀時段中多次重復(fù)執(zhí)行在預(yù)定曝光時間中到像素的光子輸入的存在/不存在的二元判決，并且累積判決結(jié)果以導(dǎo)出輸入到光接收部分的光子量的功能。CMOS圖像傳感器100B還具有根據(jù)單位周期時段的N倍（其中N是整數(shù)），在多個周期時段中可變地設(shè)置用于判決的周期時段的功能。CMOS圖像傳感器100B還具有在長周期時段中以較少的判決得到在相同單位幀中輸入的光子量的模式，以及在短周期時段中以許多的判決得到輸入的光子量的模式。CMOS圖像傳感器100B還具有在單位幀時段中多次周期性地重復(fù)包括短周期時段中的判決和長周期時段中的判決的多個判決，組合并累積判決結(jié)果以得到輸入到光接收部分的光子量的功能。換句話說，CMOS圖像傳感器100B具有使用時分光子計數(shù)設(shè)置成像器的曝光的最佳配置。也就是說，盡管希望實際曝光時間更長以在低亮度的情況下獲得曝光的足夠靈敏度，但是不需要多判決計數(shù)。為了在高亮度情況下獲得高S/N比，計數(shù)的總數(shù)具有超過實際曝光時間的優(yōu)先級。例如，即使當400納秒用于如上所述的讀取操作中時，如果用于判決的周期時間被設(shè)為1微秒，也可以確?？偣?6,666計數(shù)的最大值。此時，可以確保至多幀時段的60%的曝光時間，這在高亮度情況下的成像中幾乎沒關(guān)系。另一方面，在以低亮度成像時，用于判決的周期時間僅必需被設(shè)為例如4倍或4微秒，以便確保曝光時間是幀時段的90%。改變用戶判決的周期時段為N倍（N是整數(shù)）的功能的安裝基本不需要改變電路的操作定時，除了設(shè)置讀取和判決操作的執(zhí)行頻率為1/N。因此，控制是容易的，并且電路規(guī)模幾乎不增加。此外，可以在單位幀時段內(nèi)重復(fù)一組在不同周期時間的多個判決，以便使得可以處理包括高亮度部分和低亮度部分的具有高對比度的被攝體的成像，并且確保用于低亮度部分的足夠曝光時間。根據(jù)第三實施例，如從上顯而易見的，可以以時分光子計數(shù)來在以高亮度成像時增加判決計數(shù)的數(shù)目，以便確保用于照片拍攝噪聲的高S/N比，并且此外確保用于低亮度部分的足夠曝光時間。此外，可以處理包括高亮度部分和低亮度部分的具有高對比度的被攝體的成像，動態(tài)被攝體的色偏移不出現(xiàn)，并且可以為低亮度部分確保足夠的曝光時間。此外，在以低亮度成像時，可以顯著地降低功耗。以下將描述特定配置和功能。圖16是示出基于時分光子計數(shù)的成像器件的配置示例的圖。CMOS成像傳感器100B包括像素陣列部分110B、感測電路部分120B、寄存器（鎖存器）152B-0到152B-3、計數(shù)電路153B、存儲器154B和選擇器155B。寄存器152B-0到152B-3、計數(shù)電路153B、存儲器154B和選擇器155B構(gòu)成判決結(jié)果IC部分150B。在CMOS成像傳感器100B中，像素以這樣的方式層疊在電路基底上，使得兩個像素DPX1、DPX2共享單個感測電路121B和寄存器（鎖存器）152B-0到152B-3。此外，4個感測電路121B經(jīng)由選擇器155B共享計數(shù)電路153B和存儲器154B。對應(yīng)于各個像素的計數(shù)數(shù)據(jù)被分別以不同地址存儲在存儲器154B中。圖17是圖示在圖16中的電路中處于高亮度的成像數(shù)據(jù)處理的流程的圖。在1微秒的單位周期中執(zhí)行處理如下。首先，在時間T0開始到像素DPX1中的電荷存儲，并且在600納秒之后，感測電路121B開始像素的讀取以執(zhí)行二元判決。在單位周期的末尾，將判決數(shù)據(jù)存儲到鎖存器152B-0到152B-3。在時間T1開始的下一周期中，再次開始到像素DPX1中的電荷存儲，并且開始鎖存器152B-0到152B-3中存儲的數(shù)據(jù)的計數(shù)。因為計數(shù)電路153B由4列共享，所以將各個列的像素中的鎖存數(shù)據(jù)經(jīng)由選擇器155B順序發(fā)送到計數(shù)電路153B，以便逐列地計數(shù)。在用于像素DPX1的計數(shù)處理中，首先，在計數(shù)電路153B中設(shè)置來自存儲器154B的相應(yīng)計數(shù)數(shù)據(jù)，并且如果在鎖存器152B-0到152B-3中鎖存的值是“1”，則將計數(shù)值相加，但是如果鎖存器152B-0到152B-3中鎖存的值是“0”，則不更新。此后，在存儲器154B中的原始地址寫回計數(shù)電路153B中的數(shù)據(jù)，這完成了對于像素DPX1的計數(shù)處理。替代地，可僅當鎖存器152B-0到152B-3中鎖存的數(shù)據(jù)是“1”時執(zhí)行上面的操作，并且在鎖存數(shù)據(jù)是“0”時可不執(zhí)行操作。同時，在時間T1的相同定時，感測電路121B開始讀取像素DPX2中存儲的數(shù)據(jù)。當以此方式重復(fù)處理流程時，感測電路121B、鎖存器152B-0到152B-3、計數(shù)電路153B和存儲器154B以流水線方式處理來自共享各組件的多個像素的數(shù)據(jù)。給定此時一幀時段是1/60秒，可以進行等價于14位的超過16,300次計數(shù)，并且可以以高S/N比獲取數(shù)據(jù)。圖18是圖示在圖16中的電路中處于低亮度的成像數(shù)據(jù)處理的流程的圖。從圖17中示出的處理每一周期跳過讀取處理和計數(shù)處理，并且在該時段期間保持數(shù)據(jù)存儲。也就是說，用于每個像素的處理周期的長度加倍為2微秒。此時，用于每個周期的曝光時間是最大1600納秒，并且可以確保作為幀時段的80%的曝光時間。給定一個幀時段是1/60秒，則計數(shù)的數(shù)目變?yōu)閳D2中處理的計數(shù)的大約一半。也就是說，保持的計數(shù)的數(shù)目變?yōu)槌^等價于13位的8,190，這是足夠作為用于低亮度的計數(shù)的數(shù)目。圖19A到圖19D是示出第三實施例中的周期切換的概念的圖。在圖19A到圖19D中，陰影部分指示存儲時段，并且變換部分指示讀取時段。通過從基本周期跳過讀取處理和伴隨讀取處理的計數(shù)處理，可以容易地設(shè)置基本周期N倍的周期時段（其中N是整數(shù)）。此時最大的計數(shù)數(shù)目是大約1/N。隨著以此方式在以低亮度成像時根據(jù)需要延長周期時段，可以顯著地降低功耗以及確保長時間的有效曝光時段?？山M合上面的周期性切換和通過復(fù)位像素的電子快門。也就是說，盡管圖17和圖18中的存儲時段示出了最大存儲時段，但是可以通過在存儲時段期間的任意定時復(fù)位像素精細地調(diào)整實質(zhì)的存儲時間。周期性切換和復(fù)位像素的定時的調(diào)整的組合可以靈活地調(diào)整存儲時間，因此確保在最佳曝光條件下的成像。在實際成像系統(tǒng)中，系統(tǒng)首先判決被攝體的亮度，如在自動曝光中通常進行的。然后，為以高亮度的成像采用短周期時段中的高頻采樣，并且為以低亮度的成像采用長周期時段中的低頻采樣。在簡單示例中，首先在短周期時段中開始成像，并且當單位幀時段中到屏幕中的像素的光子的平均數(shù)目等于或小于計數(shù)的總數(shù)的給定百分比時，模式轉(zhuǎn)換到低亮度成像模式。也就是說，隨著計數(shù)的總數(shù)的減少，增加周期時段。可替代地，可在長周期時段中開始成像，并且模式可轉(zhuǎn)換到高亮度成像模式。圖20是示出通過以長周期時段和短周期時段的組合周期性地執(zhí)行計數(shù)，來改進成像的動態(tài)范圍的示例的圖。在該示例中，在短周期CYC1執(zhí)行采樣4次，并且在周期CYC2中執(zhí)行采樣一次，周期CYC2是周期CYC1的4倍長。例如，周期性地重復(fù)該采樣處理以便在一個幀時段內(nèi)在周期CYC1中執(zhí)行采樣4095次，并且在周期CYC2中執(zhí)行采樣1023次。用于每個周期中各個像素的計數(shù)值獨立地存儲在存儲器中的不同地址。在短周期CYC1中的采樣中，可以在高亮度和低亮度時精確計數(shù)在采樣中的總體存儲時段期間輸入到每個像素的光子數(shù)。另一方面，在長周期CYC2中的采樣中，在低亮度時基本精確地計數(shù)輸入光子數(shù)，但是在高亮度時包括多個計數(shù)丟失。例如，逐像素地合成輸出如下。當周期CYC2中的計數(shù)值等于或大于256時，該像素被判斷為高亮度像素，并且例如通過將周期CYC1中的計數(shù)值乘以（CYC1和CYC2的總周期時間/CYC1的總存儲時間）獲得的值用作像素的輸出值。也就是說，僅從周期CYC1中的計數(shù)值生成輸出。另一方面，當周期CYC2中的計數(shù)值小于256時，該像素被判斷為低亮度像素。例如，作為像素的輸出值，通過將周期CYC2中的計數(shù)值乘以（CYC2的總周期時間/CYC2的總存儲時間）獲得的值用作像素的輸出值，與通過將周期CYC2中的計數(shù)值乘以（CYC2的總周期時間/CYC2的總存儲時間）獲得的值相加。然后輸出相加的值。也就是說，周期CYC1中的計數(shù)值和周期CYC2中的計數(shù)值都使用。在此情況下，功耗是超過僅計數(shù)周期CYC1中光子數(shù)的情況下的功耗的60%，并且可以在短周期CYC1中計數(shù)輸入到高亮度像素的光子數(shù)。對于低亮度像素，可以獲得更長的實際存儲時間，并且因此可以使得靈敏度更高。因此，即使當高亮度部分和低亮度部分在同一屏幕中存在時，也可以為每個像素選擇最佳合成方案，因此確保具有較少噪聲和寬動態(tài)范圍的成像。此外，因為在一幀時段內(nèi)多次周期性地執(zhí)行在兩種周期中的采樣，所以在每個周期中將結(jié)果平均，并且即使在成像運動被攝體時也不出現(xiàn)源自像素間采樣時段的差的色偏移等。例如，在優(yōu)選高靈敏度和低亮度的情況下，可以增加在周期CYC2中的采樣數(shù)，并且因此減少在周期CYC1中的采樣數(shù)。在該情況下，實際存儲時間變得更長。如果實際存儲時間足夠長，則可以僅從周期CYC2中的計數(shù)值生成來自低亮度像素的輸出。此時，僅從周期CYC1中的計數(shù)值生成來自高亮度像素的輸出。此外，可以使用組合的三種或多種周期執(zhí)行成像。在合成來自不同周期時段中計數(shù)值的輸出的方案中存在各種變化。根據(jù)前述第一、第二和第三實施例的固態(tài)成像器件可以應(yīng)用為用于數(shù)碼相機和攝像機的成像器件。<5.第四實施例>圖21是示出根據(jù)本發(fā)明的第四實施例的固態(tài)成像器件適用于的相機系統(tǒng)的配置的一個示例的圖。如圖21所示，相機系統(tǒng)400具有成像器件410，根據(jù)本實施例的CMOS圖像傳感器（固態(tài)成像器件）100、100A可適用于該成像器件410。相機系統(tǒng)400包括用于將輸入光引導(dǎo)到成像器件410的像素區(qū)域的光學(xué)系統(tǒng)（形成被攝體的圖像），例如，用于在成像面上形成輸入光（成像光）的圖像的透鏡420。相機系統(tǒng)400還包括驅(qū)動成像器件410的驅(qū)動電路（DRV）430，以及處理成像器件410的輸出信號的信號處理電路（PRC）440。驅(qū)動電路430具有定時發(fā)生器（未示出），以生成包括開始脈沖和時鐘脈沖的各種定時信號以驅(qū)動成像器件410的內(nèi)部電路，并且響應(yīng)于預(yù)定定時信號驅(qū)動成像器件410。信號處理電路440對成像器件410的輸出信號執(zhí)行預(yù)定信號處理。將由信號處理電路440處理的圖像信號記錄在記錄介質(zhì)（如存儲器）上。記錄在記錄介質(zhì)上的圖像信息由打印機等硬拷貝。由信號處理電路440處理的圖像信號在由液晶顯示器等形成的監(jiān)視器上顯示為動態(tài)圖像。如上所述，在用于數(shù)碼相機等的成像器件中安裝前述固態(tài)成像器件100、100A作為成像器件410，可以實現(xiàn)具有低功耗和高精度的相機。本申請包含涉及分別于2009年8月28日和2010年4月13日向日本專利局提交的日本優(yōu)先權(quán)專利申請JP2009-197986和JP-2010-092076中公開的主題，在此通過引用并入其全部內(nèi)容。本領(lǐng)域的技術(shù)人員應(yīng)該理解，取決于設(shè)計要求和其它因素，可以出現(xiàn)各種修改、組合、部分組合和替換，只要它們在所附權(quán)利要求或其等價物的范圍內(nèi)。