超低讀出噪聲架構的制作方法
【專利摘要】一種用以讀出像素的方法，包括讀取第一像素，其包括：重置第一光檢測器；在重置所述第一光檢測器之后，積分所述第一光檢測器；重置被耦合至所述第一光檢測器的第一浮動擴散節(jié)點以及被耦合至第二光檢測器的第二浮動擴散節(jié)點；將電荷從所述第一光檢測器處傳輸至所述第一浮動擴散節(jié)點；比較所述第一浮動擴散節(jié)點處的第一信號和所述第二浮動擴散節(jié)點處的第二信號，并且當所述第二信號小于所述第一信號時，產生一第一信號用以鎖存一第一計數器數值；遞增所述第一信號并遞減所述第二信號；以及比較所述第一信號和所述第二信號，當所述第二信號大于所述第一信號時，產生一第二信號用以鎖存一第二計數器數值，其中，所述第二計數器數值與所述第一計數器數值之間的差異表示第一像素位準。
【專利說明】超低讀出噪聲架構
【技術領域】
[0001]本發(fā)明大體上關于互補式金屬氧化物半導體(CMOS, Complementary Metal-OxideSemiconductor)影像傳感器。
【背景技術】
[0002]除非本文中另外表明，否則，本段落中所述方式并非本申請中權利要求的現有技術，而且不可當成現有技術并入本段落中。
[0003]圖1為影像傳感器100的方框圖。影像傳感器100包括有源像素傳感器(APS，Active Pixel Sensor)像素102、被稱合至APS像素的相關雙重取樣(O)S, CorrelatedDouble Sampling)電路104以及被耦合至⑶S電路的模擬至數字轉換器(ADC，Analog-to-Digital Converter)電路 106。
[0004]APS像素102包括釘扎光檢測器(pinned photodetector) 108。光檢測器108包括P型本體110、N型植入物112以及分開N型植入物與表面的淺釘扎P型植入物114。傳輸柵極116控制從光檢測器108至浮動擴散(FD，Floating Diffusion)節(jié)點118的電荷傳輸。重置晶體管120被耦合至FD節(jié)點118，用以在電荷被積分前后重置光檢測器108。源極跟隨器(SF，Source Follower)晶體管122被耦合至FD節(jié)點118，用以將電荷轉換成輸出電壓。
[0005]CDS電路104包括取樣與保留重置(SHR，Sample and Hold Reset)晶體管124，其被耦合至SF晶體管122的源極，用以將重置信號傳輸至SHR電容器126進行存儲。取樣與保留信號(SHS，Sample and Hold Signal)晶體管128被耦合至SF晶體管122的源極，用以將充電信號傳輸至SHS電容器130進行存儲。放大器132的負輸入與正輸入分別被I禹合至SHR電容器126與SHS電容器130。放大器132會輸出信號，其為充電信號與重置信號之間的差異，用以移除重置噪聲。
[0006]ADC電路106包括比較器134，其具有被耦合至斜坡產生器136的負輸入以及被耦合至放大器132的輸出的正輸入。比較器134的輸出會被耦合至鎖存器138，因此，鎖存器會在來自斜坡產生器136的信號變?yōu)榇笥趤碜苑糯笃?32的信號時存儲計數器140的數值。

【發(fā)明內容】

[0007]在本發(fā)明的一個或多個具體實施例中說明一種用以讀出像素的方法，包括讀取第一像素，其包括重置第一光檢測器；在重置第一光檢測器之后，積分第一光檢測器；重置被耦合至第一光檢測器的第一浮動擴散節(jié)點以及被耦合至第二光檢測器的第二浮動擴散節(jié)點；將電荷從第一光檢測器處傳輸至第一浮動擴散節(jié)點；比較第一浮動擴散節(jié)點處的第一信號和第二浮動擴散節(jié)點處的第二信號，并且當第二信號小于第一信號時，產生第一信號用以鎖存第一計數器數值；遞增第一信號并遞減第二信號；以及比較第一信號和第二信號，當第二信號大于第一信號時，產生第二信號用以鎖存第二計數器數值，其中，第二計數器數值與第一計數器數值之間的差異表示第一像素位準。
[0008]上述內容僅為例示性，沒有任何限制意義。除了上述的例示性方面、具體實施例以及特征之外，參考圖式和以下詳細說明便會明白進一步方面、具體實施例以及特征。
【專利附圖】

【附圖說明】
[0009]從以上說明和權利要求中，配合附圖，會更完整明白本發(fā)明的前述與其它特征。應所述了解，這些附圖僅描繪根據本發(fā)明的數個具體實施例，且因此，不應被視為限制本發(fā)明的范圍，本發(fā)明將使用這些附圖作額外特性和詳細的說明。
[0010]圖中:
[0011]圖1為影像傳感器的方框圖；
[0012]圖2為具有一對像素的影像傳感器的方框圖；
[0013]圖3為用以讀出圖2的像素傳感器中的一對像素的方法流程圖；
[0014]圖4為圖3的方法的時序圖；以及 [0015]圖5與圖6組合形成具有多對像素的影像傳感器的方框圖，全部根據本發(fā)明至少某些具體實施例來排列。
[0016]【符號說明】
[0017]100影像傳感器
[0018]102有源像素傳感器(APS)像素
[0019]104相關雙重取樣(⑶S)電路
[0020]106模擬至數字轉換器(ADC)電路
[0021]108釘扎光檢測器
[0022]110 P 型本體
[0023]112 N型植入物
[0024]114淺釘扎P型植入物
[0025]116傳輸柵極
[0026]118浮動擴散(FD)節(jié)點
[0027]120重置晶體管
[0028]122源極跟隨器(SF)晶體管
[0029]124取樣與保留重置(SHR)晶體管
[0030]126 SHR 電容器
[0031]128取樣與保留信號(SHS)晶體管
[0032]130 SHS 電容器
[0033]132放大器
[0034]134比較器
[0035]136斜坡產生器
[0036]138鎖存器
[0037]140計數器
[0038]200影像傳感器
[0039]202有源像素傳感器(APS)像素[0040]204有源像素傳感器像素
[0041]206第一浮動擴散(FD)節(jié)點
[0042]208第一光檢測器
[0043]210第一傳輸晶體管
[0044]214第一重置晶體管
[0045]216第二 FD 節(jié)點
[0046]218第二光檢測器
[0047]220第二傳輸晶體管
[0048]224第二重置晶體管
[0049]228讀出電路
[0050]230第一比較器
[0051]232負輸入
[0052]234正輸 入
[0053]236第二比較器
[0054]238負輸入
[0055]240電容器
[0056]242負輸出
[0057]244正輸入
[0058]246電容器
[0059]248正輸出
[0060]250鎖存器
[0061]252控制輸入
[0062]254輸出
[0063]256數據輸入
[0064]258計數器
[0065]260電容器
[0066]262電容器
[0067]263極性反向切換器
[0068]264正斜坡產生器
[0069]266負斜坡產生器
[0070]300方法
[0071]302~328 方框
[0072]500影像傳感器
[0073]502列
[0074]504列
[0075]506列
[0076]508列
[0077]516第一 SF晶體管
[0078]518第二 SF晶體管[0079]520偏壓線路
[0080]522有源像素傳感器(APS)像素
[0081]524有源像素傳感器像素
[0082]526第三FD節(jié)點
[0083]528第三光檢測器
[0084]530第三傳輸晶體管
[0085]534第三重置晶體管
[0086]535第三SF晶體管
[0087]536第四FD節(jié)點
[0088]538第四光檢測器
[0089]540第四傳輸晶體管
[0090]544第四重置晶體管
[0091]545第四SF晶體管
[0092]560電容器
[0093]562電容器
[0094]564偏壓晶體管
【具體實施方式】
[0095]圖2為本發(fā)明一個或更多個具體實施例中的示范性影像傳感器200的方框圖。影像傳感器200包括一對有源像素傳感器(APS)像素202與204，它們以共享相關雙重取樣(CDS)時序和模擬至數字轉換器(ADC)時序的協同方式被讀取。傳感器200中雖然僅顯示一對像素；不過，本文中所述一般性概念可應用至構成像素陣列的多對像素。[0096]第一 APS像素202包括:第一浮動擴散(FD)節(jié)點206 ;第一光檢測器208 ;第一傳輸晶體管210，將第一光檢測器耦合至第一 FD節(jié)點；被耦合至第一 FD節(jié)點的斜升線路Rup<0> ;以及第一重置晶體管214，將第一供應線路HVDD〈0>耦合至第一 FD節(jié)點。明確地說，第一傳輸晶體管210的源極被耦合至第一光檢測器208的陰極，而它的漏極則被耦合至第一 FD節(jié)點206。第一傳輸晶體管210的柵極被連接至第一傳輸線路ΤΧ〈0>，其控制從第一光檢測器208至第一 FD節(jié)點206的電荷傳輸。第一重置晶體管214的漏極被稱合至第一供應線路HVDD〈0>，而它的源極則被耦合至第一 FD節(jié)點206。第一重置晶體管214的柵極被連接至第一重置線路RST〈0>，其控制第一光檢測器208和/或第一 FD節(jié)點206的重置。圖中雖然并未顯示；但是，第一 APS像素202包括第一源極跟隨器(SF)晶體管，具有接近I的增益(0.9)，用以將第一 FD節(jié)點206處的電荷轉換成輸出電壓。
[0097]斜升線路Rup〈0>供應用以斜升已傳輸電荷信號的信號，已傳輸電荷信號會與斜降的參考信號進行比較，用以決定APS像素202的數字位準，如稍后所述。斜升線路Rup〈0>還供應用以斜降參考信號的信號，參考信號會與斜升的已傳輸電荷信號進行比較，用以決定APS像素204的數字位準，如稍后所述。斜升線路Rup〈0>被放置在第一 FD節(jié)點206旁邊但與其絕緣，因此，斜升線路會被電容性耦合至第一 FD節(jié)點。此電容性耦合由斜升線路Rup〈0>和第一 FD節(jié)點206之間的電容器260來表示。影像傳感器200包括極性反向切換器263，將正斜坡產生器264耦合至斜升線路Rup〈0>并將負斜坡產生器266耦合至斜降線路Rdn〈0>,反之亦可。
[0098]第二 APS像素204包括:第二 FD節(jié)點216 ;第二光檢測器218 ;第二傳輸晶體管220，將第二光檢測器耦合至第二 FD節(jié)點；被耦合至第二 FD節(jié)點的斜降線路Rdn〈0> ；以及第二重置晶體管224，將第二供應線路HVDD〈1>耦合至第二 FD節(jié)點。明確地說，第二傳輸晶體管220的源極被耦合至第二光檢測器218的陰極，而它的漏極則被耦合至第二 FD節(jié)點216。第二傳輸晶體管220的柵極被耦合至第二傳輸線路TX〈1>，其控制從第二光檢測器218至第二 FD節(jié)點216的電荷傳輸。第二重置晶體管224的漏極被耦合至第二供應線路HVDD〈1>，而它的源極則被耦合至第二 FD節(jié)點216。第二重置晶體管224的柵極被耦合至第二重置線路RST〈1>，其控制第二光檢測器218和/或第二 FD節(jié)點216的重置。圖中雖然并未顯示；但是，第二 APS像素204包括第二 SF晶體管，具有接近I的增益(0.9)，用以將第二 FD節(jié)點216處的電荷轉換成輸出電壓。
[0099]斜降線路Rdn〈0>供應用以斜降參考信號的信號，參考信號會與斜升的已傳輸電荷信號進行比較，用以決定APS像素202的數字位準，如稍后所述。斜降線路Rdn〈0>還供應用以斜升已傳輸電荷信號的信號，已傳輸電荷信號會與斜降的參考信號進行比較，用以決定APS像素204的數字位準，如稍后所述。斜降線路Rdn〈0>被放置在第二 FD節(jié)點216旁邊但與其絕緣，因此，斜降線路會被電容性耦合至第二 FD節(jié)點。此電容性耦合由斜降線路Rdn〈0>和第二 FD節(jié)點216之間的電容器262來表示。如以上介紹，極性反向切換器263會將正斜坡產生器264耦合至斜升線路Rup〈0>并將負斜坡產生器266耦合至斜降線路Rdn<0>,反之亦可。
[0100]影像傳感器200包括具有一或多級的讀出電路228。讀出電路228包括具有第一比較器230的第一級,第一比較器230的負輸入232藉由第一 SF晶體管(未顯不)被I禹合至第一 FD節(jié)點206，而它的正輸入234藉由第二 SF晶體管(未顯示)被耦合至第二 FD節(jié)點216。APS像素202與204可利用⑶S被協同讀取。當讀取第一 APS像素202時，第一 FD節(jié)點206處的來自第一光檢測器208的已傳輸電荷信號會與已被重置的第二 FD節(jié)點216處的參考信號進行比較。當讀取第二 APS像素204時，第二 FD節(jié)點216處的來自第二光檢測器218的已傳輸電荷信號會與已被重置的第一 FD節(jié)點206處的參考信號進行比較。
[0101]讀出電路228可包括具有第二比較器236的第二級，第二比較器236的負輸入238藉由電容器240被I禹合至第一比較器230的負輸出242,而它的正輸入244藉由電容器246被耦合至第一比較器的正輸出248。
[0102]讀出電路228包括鎖存器250，其控制輸入252被耦合至第二比較器236的輸出254，而它的數據輸入256被耦合至計數器258。
[0103]圖3為本發(fā)明一個或多個具體實施例中用以讀出影像傳感器200 (圖2)中的像素的示范性方法300的流程圖。圖4為本發(fā)明一個或多個具體實施例中用以利用方法300來讀出影像傳感器200中的像素的時序圖400。方法300可包括一或多個方框所示的一或多個操作、功能或動作。圖中雖然以連續(xù)的順序來顯示這些方框；不過，這些方框亦可平行實施，和/或以和本文中所述不同的順序來實施。另外，各種方框可以依據所需施行方式組合成較少的方框、分割成額外方框和/或刪除。方法300可以從方框302開始。
[0104]在方框302中，第一光檢測器208會藉由在時間t0處驅動線路RST〈0>、HVDD〈0>以及τχ〈0>為高位準而在時間to處被重置。線路τχ〈ο>會保持高位準直到時間tl為止，而線路HVDD〈0>會保持高位準直到時間t2 (t2>tl)為止，以便確保第一光檢測器208被完全重置。線路RST〈0>可保持高位準直到時間t8為止。請注意，線路RST〈1>亦會在t0處被驅動為高位準,直到時間t8為止。方框302之后可為方框304。
[0105]在方框304中，第一光檢測器208會藉由使其曝露在光線中維持一段預設的曝光時間而被積分。方框304之后可為方框306。
[0106]在方框306中，第二光檢測器218會藉由在時間t4處保持線路RST〈1>為高位準并且驅動線路HVDD〈1>與TX〈1>為高位準而在時間t4處被重置。線路TX〈1>會保持高位準直到時間t5為止，而線路HVDD〈1>會保持高位準直到時間t6 (t6>t5)為止，以便確保第二光檢測器218被完全重置。線路RST〈1>可保持高位準直到時間t8為止。方框306之后可為方框308。
[0107]在方框308中，第二光檢測器218會藉由使其曝露在光線中維持預設曝光時間而被積分。方框308之后可為方框310。
[0108]在方框310至318中，第一 APS像素202會被讀出。在方框310中，第一 FD節(jié)點206與第二 FD節(jié)點216會藉由在時間t7處保持線路RST〈0>與RST〈1>為高位準并且驅動線路HVDD〈0>與HVDD〈1>為高位準而在時間t7處被重置。線路RST〈0>與RST〈1>會在時間t8處返回低位準。線路HVDD〈0>與HVDD〈1>會在時間t9 (t9>t8)處返回低位準，以便確保第一 FD節(jié)點206與第二 FD節(jié)點216被完全重置。在時間t7至t9期間，線路ΤΧ〈0>與ΤΧ〈1>會保持低位準，以便讓第一 FD節(jié)點206與第二 FD節(jié)點216分別和第一光檢測器208與第二光檢測器218隔離。請注意，在第一 FD節(jié)點206與第二 FD節(jié)點216的重置期間關閉第一重置晶體管214與第二重置晶體管224會在時間t8處造成電荷注入和時鐘饋入。方框310之后可為方框312。
[0109]在方框312中，來自第一光檢測器208的電荷會從時間tlO至til藉由驅動線路ΤΧ〈0>為高位準而被傳輸至第一FD節(jié)點206。請注意,在電荷傳輸期間開啟與關閉第一傳輸晶體管210會在時間tlO與til處造成電荷注入和時鐘饋入。方框312之后可為方框314。
[0110]在方框314中，當負輸入232處的第一信號(舉例來說，第一電壓)小于正輸入234處的第二信號(舉例來說，第二電壓)時，第一比較器230會在時間til處跳閘，其會導致第二比較器236跳閘并產生第一鎖存器信號，導致鎖存器250捕捉來自計數器258的第一計數器數值。方框314之后可為方框316。
[0111]在方框316中，從時間tl2至tl3，正斜坡產生器264會斜升線路Rup〈0>，用以遞增第一比較器230的負輸入232處的第一電壓；而負斜坡產生器266會斜降線路Rdn〈0>，用以遞減第一比較器的正輸入234處的第二電壓。如上所述，極性切換器263用來提供產生器264、266以及線路Rup〈0>、Rdn〈0>之間的正確連接。方框316之后可為方框318。
[0112]在方框318中，當負輸入232處的第一電壓大于正輸入234處的第二電壓時，第一比較器230會再次跳閘(由圖4中的元件符號402表示)，其會導致第二比較器236再次跳閘并產生第二鎖存器信號，導致鎖存器250捕捉來自計數器258的第二計數器數值。第二計數器數值與第一計數器數值之間的差異表示第一 APS像素202的數字數值。方框318之后可為方框320。
[0113]在方框320至328中，第二 APS像素204會被讀出。在方框320中，第一 FD節(jié)點206與第二 H)節(jié)點216會藉由驅動線路RST〈0>、RST〈 I>、HVDD〈0>、以及HVDD〈 I>為高位準而在時間tl3處被重置。線路RST〈0>與RST〈1>會在時間tl4處返回低位準。線路HVDD〈0>與HVDD〈1>會在時間tl5 (tl5>tl4)處返回低位準，以便確保第一 FD節(jié)點206與第二 FD節(jié)點216被完全重置。在時間tl3至tl5期間，線路ΤΧ〈0>與ΤΧ〈1>會保持低位準，以便讓第一 FD節(jié)點206與第二 FD節(jié)點216分別和第一光檢測器208與第二光檢測器218隔離。方框320之后可為方框322。
[0114]在方框322中，來自第二光檢測器218的電荷會從時間tl6至tl7藉由驅動線路TX〈1>為高位準而被傳輸至第二 FD節(jié)點216。方框322之后可為方框324。
[0115]在方框324中，當負輸入232處的第一電壓高于正輸入234處的第二電壓時,第一比較器230會跳閘，其會導致第二比較器236跳閘并產生第三鎖存器信號，導致鎖存器250捕捉來自計數器258的第三計數器數值。方框324之后可為方框326。
[0116]在方框326中，從時間tl8至tl9，正斜坡產生器264會斜升線路Rup〈0>，用以遞增第一比較器230之正輸入234處的第二電壓；而負斜坡產生器266會斜降線路Rdn〈0>，用以遞減第一比較器的負輸入232處的第一電壓。如上所述，極性切換器263用來提供產生器264、266以及線路Rup〈0>、Rdn〈0>之間的正確連接。方框326之后可為方框328。
[0117]在方框328中，當負輸入232處的第一電壓低于正輸入234處的第二電壓時,第一比較器230會再次跳閘，其會導致第二比較器236再次跳閘并產生第四鎖存器信號，導致鎖存器250捕捉來自計數器258的第四計數器數值。第四計數器數值與第三計數器數值之間的差異表示第二 APS像素204的數字數值。
[0118]如上所述，相較于影像傳感器100(圖1)，本發(fā)明的影像傳感器200(圖2)提供低讀出噪聲。影像傳感器200沒有運用任何取樣與保留電路及操作，從而消除kTC重置噪聲源。影像傳感器200亦沒有利用運算放大器或源極跟隨器晶體管來放大信號，從而消除另
一噪聲源。
[0119]圖5與圖6組合形成本發(fā)明一個或多個具體實施例中的示范性影像傳感器500的方框圖。影像傳感器500將影像傳感器200 (圖2)的概念應用于排列在四乘四像素陣列中的四對APS像素。
[0120]影像傳感器500中的像素被排列在四列502、504、506、以及508中。每一個列有兩對像素，而且每一對會以上面針對影像傳感器200中的APS像素202與204 (圖2)所述的方式被協同讀出。
[0121]列502包括第一對APS像素202與204。圖中更詳細顯示，第一 APS像素202包括第一 SF晶體管516，將第一 FD節(jié)點206耦合至比較器230的負輸入232 ;而第二 APS像素204包括第二 SF晶體管518，將第二 FD節(jié)點216耦合至比較器230的正輸入234。SF晶體管516與518形成比較器230的一輸入對。明確地說，第一 SF晶體管516的柵極被耦合至第一 FD節(jié)點206，它的源極被耦合至比較器230的負輸入232，而它的漏極被耦合至偏壓線路520。第二 SF晶體管518的柵極被耦合至第二 FD節(jié)點216，它的源極被耦合至比較器230的正輸入244，而它的漏極被耦合至偏壓線路520。
[0122]列502進一步包括第二對APS像素522與524，它們會以針對第一對APS像素202與204所述相同的方式被讀取。
[0123]第三APS像素522包括:第三FD節(jié)點526 ;第三光檢測器528 ;第三傳輸晶體管530，將第三光檢測器耦合至第三FD節(jié)點；被耦合至第三FD節(jié)點的斜升線路Rup〈l> ;第三重置晶體管534，將第三供應線路HVDD〈2>耦合至第三FD節(jié)點；以及第三SF晶體管535，將第三FD節(jié)點耦合至比較器230的負輸入232。明確地說，第三傳輸晶體管530的源極被耦合至第三光檢測器528的陰極，而它的漏極則被耦合至第三FD節(jié)點526。第三傳輸晶體管530的柵極被連接至第三傳輸線路TX〈2>，其控制從第三光檢測器528至第三FD節(jié)點526的電荷傳輸。第三重置晶體管534的漏極被耦合至第三供應線路HVDD〈2>，而它的源極則被耦合至第三FD節(jié)點526。第三重置晶體管534的柵極被連接至第三重置線路RST〈2>，其控制第三光檢測器528和/或第三FD節(jié)點526的重置。第三SF晶體管535的柵極被耦合至第三FD節(jié)點526，它的源極被耦合至比較器230的負輸入232，而它的漏極則被耦合至偏壓線路520。
[0124]斜升線路Rup〈l>被放置在第三FD節(jié)點526旁邊但與其絕緣，因此，斜升線路會被電容性耦合至第三FD節(jié)點。此電容性耦合由斜升線路Rup〈l>和第三FD節(jié)點526之間的電容器560來表示。斜升線路Rup〈l>會從正斜坡產生器264(圖2)處接收斜升信號。
[0125]第四APS像素524包括:第四FD節(jié)點536 ;第四光檢測器538 ;第四傳輸晶體管540，將第四光檢測器耦合至第四FD節(jié)點；被耦合至第四FD節(jié)點的斜降線路Rdn〈l> ;第四重置晶體管544，將第四供應線路HVDD〈3>耦合至第四FD節(jié)點；以及第四SF晶體管545，將第四FD節(jié)點耦合至比較器230的正輸入234。明確地說，第四傳輸晶體管540的源極被耦合至第四光檢測器538的陰極，而它的漏極則被耦合至第四FD節(jié)點536。第四傳輸晶體管540的柵極被耦合至第四傳輸線路TX〈3>，其控制從第四光檢測器538至第四FD節(jié)點536的電荷傳輸。第四重置晶體管544的漏極被耦合至第四供應線路HVDD〈3>，而它的源極則被耦合至第四FD節(jié)點536。第四重置晶體管544的柵極被耦合至第四重置線路RST〈3>，其控制第四光檢測器538和/或第四FD節(jié)點536的重置。第四SF晶體管545的柵極被耦合至第四FD節(jié)點536，它的源極被耦合至比較器230的正輸入234，而它的漏極則被耦合至偏壓線路520。
[0126]斜降線路Rdn〈l>被放置在第四FD節(jié)點536旁邊但與其絕緣，因此，斜降線路會被電容性耦合至第四FD節(jié)點。此電容性耦合由斜降線路Rdn〈l>和第四FD節(jié)點536之間的電容器562來表示。斜降線路Rdn〈l>會從負斜坡產生器266 (圖2)處接收斜降信號。
[0127]列502包括偏壓晶體管564，其會偏壓SF晶體管516、518、535以及545。偏壓晶體管564的柵極被耦合至線路SF_BIAS，它的漏極被耦合至偏壓線路520，而它的源極被耦合至負電源供應線路。
[0128]列504、506以及508的排列類似于列502。列502、504、506以及508共享運行在各行中的線路 SF_BIAS、RST〈0>、HVDD〈0>、TX〈0>、Rup〈0>、RST〈 I>、HVDD< I>、TX〈 I>、Rdn〈0>、RST〈2>、HVDD〈2>、TX〈2>、Rup〈l>、RST〈3>、HVDD〈3>、TX<3> 以及 Rdn〈l>。明確地說，斜升線路Rup〈0>為水平線路,其被放置跨越第一行像素并在第一行中的FD節(jié)點旁邊但與它們絕緣，因此，斜升線路會被電容性耦合至這些FD節(jié)點。斜降線路Rdn〈0>為水平線路，其被放置跨越第二行像素并在第二行中的FD節(jié)點旁邊但與它們絕緣，因此，斜降線路會被電容性耦合至這些FD節(jié)點。斜升線路Rup〈l>為水平線路，其被放置跨越第三行像素并在第三列中的FD節(jié)點旁邊但與它們絕緣，因此，斜升線路會被電容性耦合至這些FD節(jié)點。斜降線路Rdn〈l>為水平線路，其被放置跨越第四行像素并在第四列中的FD節(jié)點旁邊但與它們絕緣，因此，斜降線路會被電容性耦合至這些H)節(jié)點。[0129]從前文可明白，本文中已針對解釋目的說明過本發(fā)明的各種具體實施例，而且可以進行各種修正而不會脫離本發(fā)明的范圍與精神。據此，本文中所述各種具體實施例沒有限制的意圖，真實范圍與精神由權利要求來限定。
【權利要求】
1.一種讀出像素的方法，包括: 讀取第一像素，包括: 重置第一光檢測器； 在重置所述第一光檢測器之后積分所述第一光檢測器； 重置第一浮動擴散節(jié)點與第二浮動擴散節(jié)點，所述第一擴散節(jié)點被耦合至所述第一光檢測器而所述第二擴散節(jié)點被耦合至第二光檢測器； 將電荷從所述第一光檢測器處傳輸至所述第一浮動擴散節(jié)點； 比較所述第一浮動擴散節(jié)點處的第一信號和所述第二浮動擴散節(jié)點處的第二信號，并且產生第一信號用以鎖存所述第一信號小于所述第二信號時的第一計數器數值； 遞增所述第一信號并遞減所述第二信號；以及 比較所述第一信號和所述第二信號，并且產生第二信號用以鎖存所述第一信號大于所述第二信號時的第二計數器數值，其中，所述第二計數器數值與所述第一計數器數值之間的差異表示第一像素位準。
2.如權利要求1所述的方法，進一步包括: 讀取第二像素，包 括: 重置第二光檢測器； 在重置所述第二光檢測器之后積分所述第二光檢測器； 重置所述第一浮動擴散節(jié)點與所述第二浮動擴散節(jié)點； 將電荷從所述第二光檢測器處傳輸至所述第二浮動擴散節(jié)點； 比較所述第一信號和所述第二信號，并且產生第三信號用以鎖存所述第一信號大于所述第二信號時的第三計數器數值； 遞增所述第一信號并遞減所述第二信號；以及 比較所述第一信號和所述第二信號，并且產生第四信號用以鎖存所述第一信號小于所述第二信號時的第四計數器數值，其中，所述第四計數器數值與所述第三計數器數值之間的差異表示第二像素位準。
3.—種像素傳感器,包括: 第一有源像素傳感器像素，包括: 第一浮動擴散節(jié)點； 第一光檢測器，被耦合至所述第一擴散節(jié)點；以及 第一斜坡線路，被耦合至所述第一浮動擴散節(jié)點； 第二有源像素傳感器像素，包括: 第二浮動擴散節(jié)點； 第二光檢測器，被耦合至所述第二擴散節(jié)點；以及 第二斜坡線路，被耦合至所述第二浮動擴散節(jié)點；以及 讀出電路，包括: 比較器，第一輸入被連接至所述第一浮動擴散節(jié)點且第二輸入被連接至所述第二浮動擴散節(jié)點；以及 鎖存器，被耦合至所述比較器。
4.如權利要求3所述的像素傳感器，其中，所述讀出電路進一步包括:另一比較器，第一輸入被連接至所述比較器的第一輸出，第二輸入被連接至所述比較器的第二輸出，而且輸出被耦合至所述鎖存器。
5.如權利要求3所述的像素傳感器，進一步包括計數器，被耦合至所述鎖存器。
6.如權利要求3所述的像素傳感器，進一步包括正斜坡產生器與負斜坡產生器，選擇性地被耦合至所述第一與第二斜坡線路。
7.如權利要求3所述的像素傳感器，其中，所述第一斜坡線路為沿著包括所述第一有源像素傳感器像素的第一行有源像素傳感器像素前進的水平線路，而所述第二斜坡線路為沿著包括所述第二有源像素傳感器像素的第二行有源像素傳感器像素前進的第二水平線路。
8.如權利要求3所述的像素傳感器，其中: 所述第一有源像素傳感器像素進一步包括:第一傳輸柵極，用以將所述第一光檢測器耦合至所述第一浮動擴散節(jié)點，以及第一重置柵極，用以將所述第一浮動擴散節(jié)點耦合至第一供應軌；以及 所述第二有源像素傳感器像素進一步包括:第二傳輸柵極，用以將所述第二光檢測器耦合至所述第二浮動擴散節(jié)點，以及第二重置柵極，用以將所述第二浮動擴散節(jié)點耦合至第二供應 軌。
【文檔編號】H04N5/378GK103813110SQ201310456915
【公開日】2014年5月21日 申請日期:2013年9月24日 優(yōu)先權日:2012年11月7日
【發(fā)明者】印秉宏, 米塔艾民, K·穆阿扎米, K·基姆, 米什拉·S·納拉揚 申請人:恒景科技股份有限公司