一種lte系統(tǒng)中偽隨機(jī)序列并行生成方法
【專(zhuān)利摘要】本發(fā)明提出并公開(kāi)了一種通過(guò)查表以及簡(jiǎn)單的邏輯運(yùn)算操作，實(shí)現(xiàn)8比特并行生成偽隨機(jī)序列的方法，查找表構(gòu)造時(shí)的計(jì)算規(guī)則以及查表輸出結(jié)果與輸入數(shù)據(jù)通過(guò)移位、按位異或操作，完成偽隨機(jī)序列生成過(guò)程的一系列操作，同時(shí)提出了采用SIMD指令多路并行生成偽隨機(jī)序列的方法。本發(fā)明能夠降低偽隨機(jī)序列的生成時(shí)間，實(shí)現(xiàn)較快地生成數(shù)據(jù)序列，提高設(shè)計(jì)靈活性，可廣泛應(yīng)用于4G基站以及移動(dòng)設(shè)備中。
【專(zhuān)利說(shuō)明】一種LTE系統(tǒng)中偽隨機(jī)序列并行生成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信【技術(shù)領(lǐng)域】，特別是涉及一種LTE系統(tǒng)中的偽隨機(jī)序列并行生成方法。
【背景技術(shù)】
[0002]隨著科技的日益發(fā)展，無(wú)線(xiàn)通信技術(shù)得到了廣泛應(yīng)用，用戶(hù)可以在任何地點(diǎn)、任何時(shí)間獲取無(wú)線(xiàn)通信系統(tǒng)所帶來(lái)的有效信息。然而，無(wú)線(xiàn)通信系統(tǒng)中如果對(duì)傳輸數(shù)據(jù)不做任何安全保護(hù)措施，則第三方用戶(hù)可以輕易地獲取當(dāng)前用戶(hù)的數(shù)據(jù)信息。同時(shí)，在實(shí)際的數(shù)字通信中，信息流在經(jīng)過(guò)編碼處理后，可能會(huì)出現(xiàn)連續(xù)的“O”或連續(xù)的“1”，這樣破壞了碼的平衡，影響到位同步的建立和保持。
[0003]在長(zhǎng)期演進(jìn)(Long Term Evolution, LTE)系統(tǒng)中，加擾還具有第三層作用。對(duì)小區(qū)A和小區(qū)B，在信道編碼和交織后，分別對(duì)其傳輸信號(hào)進(jìn)行加擾。如果沒(méi)有加擾，用戶(hù)設(shè)備(UE)的解碼器不能區(qū)分接收到的信號(hào)是來(lái)自本小區(qū)還是來(lái)自其他小區(qū)，它既可能對(duì)本小區(qū)的信號(hào)進(jìn)行解碼，也可能對(duì)其他小區(qū)的信號(hào)進(jìn)行解碼，使得性能降低。小區(qū)專(zhuān)屬加擾可以通過(guò)不同的擾碼對(duì)不同小區(qū)的信息進(jìn)行區(qū)分，讓UE只針對(duì)有用信息進(jìn)行解碼，以降低干擾。
[0004]而加擾或解擾操作均需要將偽隨機(jī)序列與原始數(shù)據(jù)進(jìn)行按位操作，如加擾為將原始數(shù)據(jù)與偽隨機(jī)序列按位進(jìn)行邏輯異或操作，解擾則為根據(jù)偽隨機(jī)序列改變?cè)架洷忍匦畔⒌姆?hào)。這其中尤為重要的就是根據(jù)所提供的初始條件，如何快速高效地生成偽隨機(jī)序列。
[0005]現(xiàn)有的偽隨機(jī)序列生成的方法可分為兩種:線(xiàn)性反饋移位寄存器(LinearFeedback Shift Register, LFSR)實(shí)現(xiàn)和向量空間變換。LFSR實(shí)現(xiàn)是偽隨機(jī)序列生成最直接和最簡(jiǎn)便的方法，如申請(qǐng)?zhí)枮?0108004784.5、發(fā)明名稱(chēng)為“在無(wú)線(xiàn)通信系統(tǒng)中生成擾碼的裝置和方法”的中國(guó)發(fā)明專(zhuān)利公開(kāi)說(shuō)明書(shū)中提出了一種使用Gold-1ike序列的裝置和方法，包括兩個(gè)LFSR，通過(guò)彼此不同的兩個(gè)m階多項(xiàng)式生成Gold-1ike序列，即偽隨機(jī)序列。向量空間變換方法，是根據(jù)序列初始狀態(tài)和后續(xù)狀態(tài)之間的線(xiàn)性關(guān)系，通過(guò)線(xiàn)性變換得到偽隨機(jī)序列的方法，如申請(qǐng)?zhí)枮?01180001258.8、發(fā)明名稱(chēng)為“用于生成偽隨機(jī)序列數(shù)據(jù)的數(shù)據(jù)序列的生成方法及設(shè)備”的中國(guó)發(fā)明專(zhuān)利公開(kāi)說(shuō)明書(shū)中提出了一種用于生成偽隨機(jī)序列數(shù)據(jù)的方法，其根據(jù)數(shù)據(jù)序列A的遞推公式，確定矩陣P，所述矩陣P中的各元素由數(shù)據(jù)序列A的遞推公式中的抽頭系數(shù)得到；確定待生成的數(shù)據(jù)項(xiàng)所對(duì)應(yīng)的索引周期n0，根據(jù)所述數(shù)據(jù)序列A中的已知數(shù)據(jù)項(xiàng)以及所述矩陣P和索引周期n0，得到所述待生成的數(shù)據(jù)項(xiàng)對(duì)應(yīng)的索引周期n0內(nèi)的數(shù)據(jù)序列。該方法需要預(yù)先確定矩陣P，并且完成矩陣和向量的乘法操作。
[0006]在實(shí)際工作中，發(fā)明人發(fā)現(xiàn)現(xiàn)有兩類(lèi)技術(shù)均存在相應(yīng)的問(wèn)題:LFSR實(shí)現(xiàn)時(shí)是一種串行實(shí)現(xiàn)，每次移位只能生成一位序列數(shù)據(jù)，所需時(shí)間較長(zhǎng)；而向量空間變換方法，盡管每次計(jì)算可以生成多位序列數(shù)據(jù)，但每次均需確定轉(zhuǎn)換矩陣P，同時(shí)矩陣和向量的乘法操作不利于嵌入式移動(dòng)設(shè)備實(shí)現(xiàn)。
【發(fā)明內(nèi)容】

[0007](一 )要解決的技術(shù)問(wèn)題
[0008]為了克服用于LTE系統(tǒng)中加擾或解擾的偽隨機(jī)序列串行生成耗時(shí)較長(zhǎng)和向量空間變換需要頻繁計(jì)算轉(zhuǎn)換矩陣P以及矩陣向量乘法操作的復(fù)雜度較高等不足，二者均不利于嵌入式移動(dòng)設(shè)備的實(shí)現(xiàn)，特別是矩陣向量的乘法操作，其實(shí)現(xiàn)尤為繁瑣。
[0009]( 二)技術(shù)方案
[0010]本發(fā)明提出了一種通過(guò)查表以及簡(jiǎn)單的邏輯運(yùn)算操作，實(shí)現(xiàn)八位并行生成偽隨機(jī)序列的方法及裝置，降低偽隨機(jī)序列的生成時(shí)間，實(shí)現(xiàn)較快地生成數(shù)據(jù)序列，提高設(shè)計(jì)靈活性。該方法包括:
[0011]步驟S2、取一個(gè)寄存器R中的低8比特作為查表操作的輸入進(jìn)行查表，得到16比特的查表輸出結(jié)果；步驟S3、將所述寄存器右移8比特，移出的8比特作為本次迭代得到偽隨機(jī)序列存入輸出緩沖區(qū)，所述寄存器的高8比特補(bǔ)零；步驟S4，將步驟S2中查表得到的16比特查表輸出結(jié)果與所述寄存器的高16比特按位異或操作；步驟S5、使用步驟S4中異或操作后得到的值更新所述寄存器，用于下次迭代。
[0012]根據(jù)本發(fā)明的一種【具體實(shí)施方式】，k=8。
[0013]根據(jù)本發(fā)明的一種【具體實(shí)施方式】，在步驟S2之前還包括步驟S1、根據(jù)LTE物理層協(xié)議中的規(guī)定，將得到的偽隨機(jī)序列初始狀態(tài)值Cinit轉(zhuǎn)換成31比特的二進(jìn)制數(shù)據(jù)，存入32比特的所述寄存器中，最高位補(bǔ)零。
[0014]根據(jù)本發(fā)明的一種【具體實(shí)施方式】，在步驟S5之后還包括步驟S6、根據(jù)所需偽隨機(jī)序列的長(zhǎng)度，控制循環(huán)迭代的次數(shù)。
[0015]根據(jù)本發(fā)明的一種【具體實(shí)施方式】，由3GPP LTE物理層協(xié)議36.211中序列生成公式
[0016]x2 (n+31) = (x2 (n+3) +X2 (n) )mod2
[0017]根據(jù)下列規(guī)則生成用于查表操作的表格。
[0018]LUT_0UT (η) =0
[0019]LUT_0UT (η+1)=0
[0020]LUT_0UT (n+2) =0
[0021]LUT_0UT (n+3) =0
[0022]LUT_0UT(n+4)=LUT_IN(n)
[0023]LUT_0UT(n+5)=LUT_IN(n+1)
[0024]LUT_0UT(n+6)=LUT_IN(n+2)
[0025]HIT JH!T{n + 7) = HIT _ IN{n) 0IAIT _ IN{n + 3)
[0026]HIT JHΠ (" + 8) = /^/7 _ IN{n + I)十"/7' — IN(n + 4)
[0027]HIT_()UT{n + 9) = ΙΑΙ? _lN{n + 2)十 HIT_IN{n + 5)
[0028]HIT _()UT{n +10) = HIT_ IN、" + 3) ?LUT_ //V(〃 + 6)
[0029]HIT_()UT{n+ \ I)=人"7 _//V(〃 + 4)十人"7 _//V(〃 + 7)
[0030]LUT_0UT(n+12)=LUT_IN(n+5)[0031 ] LUT_0UT(n+13)=LUT_IN(n+6)
[0032]LUT_0UT(n+14)=LUT_IN(n+7)
[0033]LUT_0UT (n+15)=0
[0034]其中，LUT_IN為8比特輸入數(shù)據(jù)，LUT_0UT為16比特輸出數(shù)據(jù)。
[0035]根據(jù)本發(fā)明的一種【具體實(shí)施方式】，將偽隨機(jī)序列的初始值Cinit暫存在32比特寄存器R中，每次取低8比特作為查表操作輸入數(shù)據(jù)，通過(guò)查表操作，得到16比特查表輸出結(jié)果，以便進(jìn)行后續(xù)操作。
[0036]根據(jù)本發(fā)明的一種【具體實(shí)施方式】，將寄存器R右移8比特，且高位補(bǔ)零，移出的8比特?cái)?shù)據(jù)，即作為偽隨機(jī)序列輸出。
[0037]根據(jù)本發(fā)明的一種【具體實(shí)施方式】，將得到的16比特查找表輸出結(jié)果，與寄存器R的高16比特做按位異或操作，結(jié)果存回寄存器R，以便進(jìn)行下次循環(huán)操作。
[0038]根據(jù)本發(fā)明的一種【具體實(shí)施方式】，根據(jù)所需生成偽隨機(jī)序列長(zhǎng)度L，控制循環(huán)過(guò)程執(zhí)行次數(shù),完成偽隨機(jī)序列的生成。
[0039]根據(jù)本發(fā)明的一種【具體實(shí)施方式】，將寄存器R的位寬設(shè)定為32比特，但是在具體實(shí)現(xiàn)時(shí)，可以充分利用單指令多數(shù)據(jù)流(Single Instruction Multiple Data, SIMD)的并行特性，擴(kuò)展到64比特、128比特、256比特等等，同時(shí)完成多個(gè)偽隨機(jī)序列的生成過(guò)程。
[0040]根據(jù)本發(fā)明的一種【具體實(shí)施方式】，可以在偽隨機(jī)序列生成過(guò)程中，結(jié)合申請(qǐng)?zhí)枮?01180001258.8、發(fā)明名稱(chēng)為“用于生成偽隨機(jī)序列數(shù)據(jù)的數(shù)據(jù)序列的生成方法及設(shè)備”的中國(guó)發(fā)明專(zhuān)利公開(kāi)說(shuō)明書(shū)中提出了一種用于生成偽隨機(jī)序列數(shù)據(jù)的方法，通過(guò)轉(zhuǎn)換矩陣，將偽隨機(jī)序列初始值(x30，x29，-x3, x2，xl，xO)轉(zhuǎn)換到1600個(gè)周期之后的狀態(tài)，即(xl630，xl629，…xl603，xl602，xl601，xl600)，這樣可以有效減少偽隨機(jī)序列生成過(guò)程中冗余計(jì)算帶來(lái)的時(shí)間消耗，提高系統(tǒng)的工作效率。
[0041](三)有益效果
[0042]本發(fā)明通過(guò)查表操作以及移位、異或等簡(jiǎn)單的邏輯計(jì)算，完成偽隨機(jī)序列的生成過(guò)程，具有以下有益之處:
[0043]本發(fā)明查表操作實(shí)現(xiàn)簡(jiǎn)單，且表項(xiàng)存儲(chǔ)僅需256*16比特，易于嵌入式處理器實(shí)現(xiàn)。
[0044]本發(fā)明僅通過(guò)一次移位、異或操作就可以同時(shí)輸出8比特偽隨機(jī)序列，可有效降低偽隨機(jī)序列生成的復(fù)雜度提高生成效率。
[0045]對(duì)于目前全面支持SIMD指令的數(shù)字信號(hào)處理器(Digital Signal Processor,DSP)來(lái)說(shuō)，本發(fā)明可以很方便地通過(guò)線(xiàn)程級(jí)并行方案，進(jìn)一步提高移動(dòng)設(shè)備的處理能力。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0046]圖1是根據(jù)本發(fā)明的一種【具體實(shí)施方式】生成偽隨機(jī)序列的流程圖；
[0047]圖2是根據(jù)本發(fā)明提出的計(jì)算規(guī)則構(gòu)造查找表示意圖；
[0048]圖3是根據(jù)本發(fā)明的一種【具體實(shí)施方式】查表操作示意圖；
[0049]圖4是根據(jù)本發(fā)明的一種【具體實(shí)施方式】異或并更新寄存器R示意圖；
[0050]圖5是根據(jù)本發(fā)明提出的線(xiàn)程級(jí)并行方案示意圖?！揪唧w實(shí)施方式】
[0051]本發(fā)明提出了一種快速高效計(jì)算用于加擾或者解擾操作的偽隨機(jī)序列的生成方法，該方法僅僅包括查表以及移位、異或等簡(jiǎn)單操作，利于嵌入式移動(dòng)處理器實(shí)現(xiàn)，縮短偽隨機(jī)序列生成時(shí)間。
[0052]該方法主要針對(duì)于快速、高效、并行地生成LTE物理層協(xié)議中用于加擾或者解擾操作的偽隨機(jī)序列，但是又不局限于此。從本發(fā)明中所述的方法可以看出，對(duì)于無(wú)線(xiàn)通信協(xié)議中加擾操作所需的偽隨機(jī)序列其生成方法類(lèi)似，只是偽隨機(jī)序列的初始狀態(tài)以及計(jì)算規(guī)則有差別而已，本方法可以很容易的予以實(shí)現(xiàn)。
[0053]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。
[0054]圖1是根據(jù)本發(fā)明的一種【具體實(shí)施方式】生成偽隨機(jī)序列的計(jì)算流程圖。從附圖中可以看出，偽隨機(jī)序列的生成是一個(gè)循環(huán)迭代多次的過(guò)程，其循環(huán)體主要包括四個(gè)步驟:步驟S2取寄存器R中的低8比特作為查表操作的輸入進(jìn)行查表，得到16比特的查表輸出結(jié)果；步驟S3將寄存器R右移8比特，移出的8比特作為本次迭代得到偽隨機(jī)序列存入輸出緩沖區(qū)，寄存器R的高8比特補(bǔ)零；步驟S4將步驟S2中查表得到的16比特查表輸出結(jié)果與寄存器R的高16比特按位異或；步驟S5使用步驟S4中異或操作后得到的值更新寄存器R，用于下次迭代。
[0055]整個(gè)計(jì)算流程還包括步驟SI和步驟S6。步驟SI主要完成，根據(jù)LTE物理層協(xié)議中的規(guī)定，將得到的偽隨機(jī)序列初始狀態(tài)值Cinit轉(zhuǎn)換成31比特的二進(jìn)制數(shù)據(jù)，存入32比特的寄存器R中，最高位補(bǔ)零；步驟S6主要完成，根據(jù)所需偽隨機(jī)序列的長(zhǎng)度，控制循環(huán)迭代的次數(shù)。
[0056]圖2是根據(jù)本發(fā)明`提出的計(jì)算規(guī)則，構(gòu)造查找表的示意圖。其中LUT_IN為8比特的查找表輸入數(shù)據(jù)，其取值范圍為0000_0000b~llll_llllb，即O~255，共256中可能的輸入，也就是說(shuō)查找表包含256個(gè)表項(xiàng)。LUT_0UT為16比特的查找表輸出結(jié)果，對(duì)于任意一種情況的輸入數(shù)據(jù)，根據(jù)計(jì)算規(guī)則，分別計(jì)算LUT_0UT中的每一位，得到對(duì)應(yīng)于該輸入的查找表表項(xiàng)。如對(duì)于輸入數(shù)據(jù)為0101_1101b的情況，LUT_0UT中的每一位輸出為:
[0057]LUT_0UT (η) =0
[0058]LUT_0UT (η+1)=0
[0059]LUT_0UT (n+2) =0
[0060]LUT_0UT(n+3)=0
[0061]LUT_0UT (n+4)= I
[0062]LlIT_()lir(n + 5) = I 十 0 = I
[0063]人"7._0"7.("+ 6)= I 十 0十 I = 0
[0064]ΙΛ!Τ_()lIT{n + 7) = I 十 O十 IΘ I = I
[0065]lJiT J)liT(n + %) = 0 十丨 Θ I Θ 丨=I
[0066]UiJ'_()ΙΠ'(ι> + 9) = I @ I Θ I Θ O = I
[0067]υ/?'_()(Π'(ιι + \0) = I Φ I @0十 I = I
[0068]人/7(// +I I) = I 十 O十 I 十 O 二 O[0069]un'_()l!T(ti + \ 2) = 0 十丨十 0 = I
[0070]/ΑΠ'_()U"J'(n + \3) = I 十O = I
[0071]LUT_OUT(n+14)=O
[0072]LUT_OUT (n+15) =O
[0073]即LUT_OUTQ1Q1 11Qlb=0011_0111_1011_0000b。可以根據(jù)此規(guī)則，生成所有的 256 項(xiàng)表項(xiàng)，用于查表操作。需要說(shuō)明的是，該計(jì)算規(guī)則對(duì)應(yīng)于LTE物理層協(xié)議36.211中序列生成公式
[0074]x2 (n+31) = (x2 (n+3) +X2 (n+2) +X2 (n+1) +X2 (n) )mod2
[0075]而對(duì)于協(xié)議中規(guī)定的序列生成公式
[0076]X1 (n+31) = (X1 (n+3) +X1 (n) )mod2
[0077]同樣地，可以得到構(gòu)造查找表的計(jì)算規(guī)則，即
[0078]LUT_OUT (n) =O
[0079]LUT_OUT(n+1)=O
[0080]LUT_OUT (n+2) =O
[0081]LUT_OUT (n+3) =O
[0082]LUT_OUT(n+4)=LUT_IN(n)`
[0083]LUT_OUT(n+5)=LUT_IN(n+1)
[0084]LUT_OUT(n+6)=LUT_IN(n+2)
[0085]LUT JH !T(n + 7) = HIT _IN{n) @ IJJT — IN{n + 3)
[0086]IAJT JHiT(n + 8)=人— IN{n + I)十 /J JT _ IN(n + 4)
[0087]LUT JH IT{n + 9) = LllT _ lN(n + 2)十 IAIT _ lN(n + 5)
[0088]HIT _()l!T{n +10) = HIT _IN{n + 3) 0 LUT _ IN{n + 6)
[0089]HJT_OlIT{n +11) = HIT_IN{n + 4)十 HIT_IN{n + 7)
[0090]LUT_OUT(n+12)=LUT_IN(n+5)
[0091 ]LUT_OUT(n+13)=LUT_IN(n+6)
[0092]LUT_OUT(n+14)=LUT_IN(n+7)
[0093]LUT_OUT (n+15) =O
[0094]根據(jù)此計(jì)算規(guī)則，我們可以構(gòu)造用于生成序列X1 (n)的查找表。同樣地，對(duì)于輸入數(shù)據(jù)0101_1101b的情況，LUT_OUT中的每一位輸出為:
[0095]LUT_0UT (η) =0
[0096]LUT_0UT (η+1)=0
[0097]LUT_0UT (n+2) =0
[0098]LUT_0UT (n+3) =0
[0099]LUT_0UT (n+4)= I
[0100]LUT_0UT (n+5) =0=0
[0101]LUT_0UT(n+6)=1=1
[0102]1Λ!Τ J)l!T(n + 1) = I 十 I = 0
[0103]ΙΛΠ' _01 Tl'{n + %) = 0十 I = I[0104]LUT_OUT (n+9) =1+0=1
[0105]LUT_OUT (n+10) =1+1=O
[0106]LUT_OUT (n+11) =1+0=1
[0107]LUT_OUT (n+12) =O=O
[0108]LUT_OUT (n+13) =1=1
[0109]LUT_OUT (n+14) =O
[0110]LUT_OUT (n+15) =O
[0111]即LUT_OUT_ 11Qlb=0010_1011_0101_0000b。同樣地，可以根據(jù)此規(guī)則，生成所有的256項(xiàng)表項(xiàng),用于查表操作。
[0112]圖3是根據(jù)本發(fā)明的一種【具體實(shí)施方式】的查表操作示意圖。根據(jù)輸入的8比特?cái)?shù)據(jù)，進(jìn)行查表。由于查找表存儲(chǔ)時(shí)按從0000_0000b~llll_llllb依次存儲(chǔ)，查找表基地址加上地址偏移量，即輸入數(shù)據(jù)，就得到對(duì)應(yīng)于該輸入數(shù)據(jù)的查找表結(jié)果表項(xiàng)。實(shí)現(xiàn)極為方便。
[0113]圖4是根據(jù)本發(fā)明的一種【具體實(shí)施方式】將所得到16比特查表結(jié)果與寄存器R的高16比特按位異或并更新寄存器R的示意圖。
[0114]圖5是根據(jù)本發(fā)明采用SIMD指令完成線(xiàn)程級(jí)并行計(jì)算偽隨機(jī)序列的模塊示意圖。
[0115]SIMD是一種采用一個(gè)控制器來(lái)控制多個(gè)處理器，同時(shí)對(duì)一組數(shù)據(jù)(又稱(chēng)“數(shù)據(jù)矢量”)中的每一個(gè)分別執(zhí)行相同的操作從而實(shí)現(xiàn)空間上的并行性的技術(shù)。例如Intel的MMX或者SSE，以及支持SMD指令的TMS320C6455和TMS320C6670等嵌入式移動(dòng)處理器。
[0116]圖5給出了根據(jù)本發(fā)明的一種采用128位寬的SMD指令并行生成偽隨機(jī)序列的示意框圖。如前所述，該并行擴(kuò)展，不局限于具體的并行度。
[0117]從圖5中可以看出，其計(jì)算過(guò)程與圖1中所示相同。首先同時(shí)讀入4個(gè)偽隨機(jī)序列的初始狀態(tài)值R0、R1、R2和R3，按序存入位寬為128比特的寄存器R中，每個(gè)初始值占每塊的低31個(gè)比特。第二步就是同時(shí)取R0、RU R2和R3中的低8比特，輸入到LUTO、LUTULUT2和LUT3模塊，進(jìn)行查表操作，得到4個(gè)16比特的查表結(jié)果。第三步，通過(guò)移位操作，將R寄存器中的4個(gè)低8比特?cái)?shù)據(jù)輸出到結(jié)果緩沖區(qū)，并在高位進(jìn)行補(bǔ)零操作，將第二步得到的16比特查表結(jié)果進(jìn)行按位異或。第四步更新寄存器R的值，以便進(jìn)行下次循環(huán)。
[0118]通過(guò)SMD指令，如前所述，可以同時(shí)計(jì)算4路偽隨機(jī)序列，這對(duì)于LTE物理層的實(shí)現(xiàn)是非常有益的。根據(jù)LTE物理層協(xié)議規(guī)定，各個(gè)物理信道的加擾或者解擾操作都需要生成偽隨機(jī)序列，且下行參考信號(hào)如小區(qū)特定參考信號(hào)、定位參考信號(hào)等也需要生成相對(duì)應(yīng)的偽隨機(jī)序列。如果采用本發(fā)明所提出的并行實(shí)現(xiàn)方法，可以通過(guò)SMD指令，同時(shí)并行生成多個(gè)偽隨機(jī)序列，減少LTE物理層的時(shí)間消耗，提高基站或者移動(dòng)設(shè)備的傳輸速率。
[0119]以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明。應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種并行生成偽隨機(jī)序列的方法，其特征在于，包括如下步驟: 步驟S2、取一個(gè)寄存器(R)中的低8比特作為查表操作的輸入進(jìn)行查表，得到16比特的查表輸出結(jié)果； 步驟S3、將所述寄存器右移8比特，移出的8比特作為本次迭代得到偽隨機(jī)序列存入輸出緩沖區(qū)，所述寄存器的高8比特補(bǔ)零； 步驟S4，將步驟S2中查表得到的16比特查表輸出結(jié)果與所述寄存器的高16比特按位異或操作； 步驟S5、使用步驟S4中異或操作后得到的值更新所述寄存器，用于下次迭代。
2.根據(jù)權(quán)利要求1所述的并行生成偽隨機(jī)序列的方法，其特征在于，k=8。
3.根據(jù)權(quán)利要求1所述的并行生成偽隨機(jī)序列的方法，其特征在于，在步驟S2之前還包括: 步驟S1、根據(jù)LTE物理層協(xié)議中的規(guī)定，將得到的偽隨機(jī)序列初始狀態(tài)值Cinit轉(zhuǎn)換成31比特的二進(jìn)制數(shù)據(jù)，存入32比特的所述寄存器中，最高位補(bǔ)零。
4.根據(jù)權(quán)利要求1所述的并行生成偽隨機(jī)序列的方法，其特征在于，在步驟S5之后還包括: 步驟S6、根據(jù)所需偽隨機(jī)序列的長(zhǎng)度，控制循環(huán)迭代的次數(shù)。
5.根據(jù)權(quán)利要求1所述的并行生成偽隨機(jī)序列的方法，其特征在于，由3GPPLTE物理層協(xié)議36.211中序列生成公式
x2 (n+31) = (x2 (n+3) +x2 (n) )mod2,并
根據(jù)下列規(guī)則生成用于查表操作的表格。
LUT_OUT(n) =O
LUT_OUT(η+1 )=0
LUT_OUT(η+2) =0
LUT_OUT(n+3) =0
LUT_OUT (n+4)=LUT_IN(n)
LUT_OUT(n+5)=LUT_IN(n+1)
LUT_OUT(n+6)=LUT_IN(n+2)
HIT JH 1?\η + 7) = HIT _IN{n)十 IJJT _ IN(n + 3)
IAIT _Oil'/'(" + 8) = /,"7' _ /W(// + I)十 /J/7 _ //V(" + 4)
LIU JHiT(n + 9) = IAlT_IN{n + 2)十 LliT_IN{n + 5)
LUT _0(17 (11 + 10) = JAiT_ IN(n + 3)十 ΙΛΠ’ — IN、" + 6)
LUT _(HiT{n +W) = LlIT _ IN{n + 4)十!Λ!?’ — IN{n + 7)
LUT_0UT(n+12)=LUT_IN(n+5)
LUT_0UT(n+13)=LUT_IN(n+6)
LUT_0UT(n+14)=LUT_IN(n+7)
LUT_0UT(n+15)=0 其中，LUT_IN為8比特輸入數(shù)據(jù)，LUT_0UT為16比特輸出數(shù)據(jù)。
【文檔編號(hào)】H04J13/10GK103873181SQ201410136806
【公開(kāi)日】2014年6月18日 申請(qǐng)日期:2014年4月4日 優(yōu)先權(quán)日:2014年4月4日
【發(fā)明者】吳軍寧, 王曉琴, 郭曉龍, 趙旭瑩, 林嘯, 張森, 郭璟, 王偉康 申請(qǐng)人:中國(guó)科學(xué)院自動(dòng)化研究所