技術領域

本發(fā)明涉及光纖通信技術，尤其涉及一種基于現(xiàn)場可編程邏輯門陣列（FPGA，F(xiàn)ield Programmable Gate Arrays）消除光功率過沖的方法及光模塊。

背景技術：

在40G/100G或更高速的光纖通信中，當光模塊監(jiān)測到低功耗模態(tài)（MOD_LOPWR，Module Low Power）事件時，將觸發(fā)光模塊處于Low Power狀態(tài)。在MOD_LOPWR事件取消后，光模塊中的控制寄存器，即微控制器（MCU，Micro Control Unit），需要重新觸發(fā)光模塊中的驅動芯片上電初始化，即從MCU獲取光功率參數(shù)。其中，驅動芯片在上電初始化后，驅動激光器按照控制寄存器初始化的光功率參數(shù)發(fā)射激光，以使光模塊恢復為正常工作狀態(tài)。

圖1為現(xiàn)有基于FPGA的光模塊結構示意圖。參見圖1，該光模塊包括：狀態(tài)監(jiān)測器、處理器、或門運算器、MCU、隔離芯片、驅動芯片以及光發(fā)射器（TOSA，Transmitter Optical Subassembly），其中，處理器與或門運算器組成FPGA。

狀態(tài)監(jiān)測器，用于監(jiān)測光模塊運行狀態(tài)，在監(jiān)測到低功耗模態(tài)（MOD_LOPWR）事件發(fā)生后，向處理器輸出高電平的低功耗模態(tài)（MOD_LOPWR）信號，向或門運算器輸出高電平的硬關斷（HW_Tx_Dis）信號；在監(jiān)測到MOD_LOPWR事件取消后，向處理器輸出低電平的MOD_LOPWR信號，向或門運算器輸出低電平的HW_Tx_Dis信號；

處理器，用于接收MOD_LOPWR信號，如果MOD_LOPWR信號為高電平，向MCU輸出高電平的低功耗微控制器（LOPWR_MCU）信號；如果MOD_LOPWR信號為低電平，向MCU輸出低電平的LOPWR_MCU信號；

MCU，用于接收LOPWR_MCU信號，如果LOPWR_MCU信號電平為高電平，進行重置，向驅動芯片輸出重置（RESET）信號；如果LOPWR_MCU信號電平為低電平，觸發(fā)驅動芯片上電初始化；接收外部上位機輸出的軟關斷指令，生成軟關斷（SW_Tx_Dis）信號，輸出至或門運算器；

或門運算器，用于對接收的HW_Tx_Dis信號及SW_Tx_Dis信號進行或運算，生成發(fā)光使能（Tx_Dis）信號，輸出至隔離芯片；

隔離芯片，用于將接收的Tx_Dis信號向驅動芯片輸出；

驅動芯片，用于接收重置信號，進行重置；接收Tx_Dis信號，如果Tx_Dis信號電平為高電平，關斷驅動芯片，即使得驅動芯片不驅動激光器發(fā)光；如果Tx_Dis信號電平為低電平，根據(jù)上電初始化過程中從MCU獲取的光功率參數(shù)驅動TOSA發(fā)射激光，從而在MOD_LOPWR事件取消后，及時重新啟動，驅動TOSA發(fā)射激光，使光模塊進入正常工作狀態(tài)。

由上述可見，現(xiàn)有基于FPGA的光模塊，在監(jiān)測到MOD_LOPWR事件取消后，需要MCU觸發(fā)驅動芯片上電初始化，以及，通過或門運算器的運算，通知驅動芯片在Tx_Dis信號電平為高電平，關斷驅動芯片，而在Tx_Dis信號電平為低電平時，根據(jù)從MCU獲取的光功率參數(shù)，驅動TOSA發(fā)射激光。但在該過程中，由于驅動芯片的上電初始化需要時間，可能使得驅動芯片在接收到低電平的Tx_Dis信號時，上電初始化過程還沒完成，從而使得驅動芯片無法從MCU獲取光功率參數(shù)，導致驅動芯片在尚未獲取光功率參數(shù)的情況下，以隨機選取的光功率參數(shù)驅動TOSA發(fā)射激光，在隨機選取的光功率參數(shù)較大時，會導致驅動芯片在瞬間出現(xiàn)一個極大的光功率峰值，即光功率過沖值，將嚴重影響TOSA的發(fā)射以及外部光模塊中接收激光的光器件，甚至將導致TOSA及外部光器件燒毀。

為了避免在MOD_LOPWR事件取消后，驅動芯片驅動TOSA發(fā)射激光時的光功率過沖現(xiàn)象，現(xiàn)有技術提出的改進方法是在光模塊中設置光功率探測器以及光功率衰減器或均衡器，用以提供光功率調整或均衡功能。但該技術方案不僅增加了光模塊開發(fā)的成本，而且對于突發(fā)的大光功率過沖的衰減或均衡，效果十分有限，依然存在TOSA及光器件燒毀的風險，使得光模塊的工作穩(wěn)定性較差。

技術實現(xiàn)要素：

本發(fā)明的實施例提供一種光模塊及光模塊的控制方法，降低光模塊成本、提高光模塊的工作穩(wěn)定性。

本發(fā)明的實施例還提供一種光模塊，降低光模塊成本、提高光模塊的工作穩(wěn)定性。

為達到上述目的，本發(fā)明實施例提供的一種光模塊，該光模塊包括：狀態(tài)監(jiān)測器、處理器、微控制器、或門運算器、驅動芯片以及光發(fā)射器；

狀態(tài)監(jiān)測器，用于監(jiān)測光模塊運行狀態(tài)，在監(jiān)測到低功耗模態(tài)事件取消后，向處理器輸出低電平的低功耗模態(tài)信號，向或門運算器輸出低電平的硬關斷信號；

處理器，用于接收低功耗模態(tài)信號，如果低功耗模態(tài)信號為低電平，向微控制器輸出低電平的低功耗微控制器信號，并進行計時，在計時到預先設置的計時閾值后，向或門運算器輸出低電平的發(fā)光使能延時信號；

微控制器，用于接收低功耗微控制器信號，如果低功耗微控制器信號電平為低電平，觸發(fā)驅動芯片上電初始化；

或門運算器，用于對接收的硬關斷信號及發(fā)光使能延時信號進行或運算，生成發(fā)光使能信號；

驅動芯片，接收發(fā)光使能信號，如果發(fā)光使能信號電平為低電平，根據(jù)上電初始化完成后從微控制器獲取的光功率參數(shù)，驅動光發(fā)射器發(fā)射激光；

其中，所述預先設置的計時閾值為大于或等于驅動芯片進行上電初始化所需的時間。

本發(fā)明實施例還提供一種光模塊的控制方法，該方法包括：

狀態(tài)監(jiān)測器在監(jiān)測到低功耗模態(tài)事件取消后，向處理器輸出低電平的低功耗模態(tài)信號；

處理器接收低電平的低功耗模態(tài)信號，進行計時，在計時到預先設置的計時閾值后，向或門運算器輸出低電平的發(fā)光使能延時信號；

或門運算器對接收的發(fā)光使能延時信號進行或運算，生成低電平的發(fā)光使能信號，通過隔離芯片輸出至驅動芯片；

驅動芯片接收低電平的發(fā)光使能信號，根據(jù)上電初始化完成后從微控制器獲取的光功率參數(shù)驅動光發(fā)射器發(fā)射激光。

由上述技術方案可見，本發(fā)明實施例提供的一種基于FPGA消除光功率過沖的方法及光模塊，利用FPGA，在低功耗模態(tài)事件取消后，通過增加一個計時處理及信號輸出，降低了光模塊消除光功率過沖的成本；在MCU對驅動芯片上電初始化過程中，暫時關閉驅動芯片，在監(jiān)測到MCU對驅動芯片的上電初始化完成后，再啟動驅動芯片驅動TOSA發(fā)射激光，解決了光模塊特定條件下產(chǎn)生的光功率過沖問題，實現(xiàn)了光模塊的發(fā)射光功率平穩(wěn)過渡至預先設置的發(fā)射光功率，避免了因發(fā)射光功率過沖導致的發(fā)射端和接收端光器件被燒毀的情況，提高了光模塊的工作穩(wěn)定性。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，以下將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹。顯而易見地，以下描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員而言，還可以根據(jù)這些附圖所示實施例得到其它的實施例及其附圖。

圖1為現(xiàn)有基于FPGA的光模塊結構示意圖。

圖2為本發(fā)明實施例的光模塊結構示意圖。

圖3為本發(fā)明實施例的光模塊涉及的部分信號時序示意圖。

圖4為本發(fā)明實施例基于FPGA消除光功率過沖的方法流程示意圖。

具體實施方式

以下將結合附圖對本發(fā)明各實施例的技術方案進行清楚、完整的描述，顯然，所描述的實施例僅僅是本發(fā)明的一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動的前提下所得到的所有其它實施例，都屬于本發(fā)明所保護的范圍。

在40G或以上的高速光纖通信中，大部分光模塊均采用FPGA實現(xiàn)通信管理接口?，F(xiàn)有基于FPGA的光模塊，在監(jiān)測到MOD_LOPWR事件發(fā)生后，觸發(fā)光模塊處于Low-Power狀態(tài)，并且持續(xù)該Low-Power狀態(tài)直到MOD_LOPWR事件取消。在取消后，需要恢復為正常工作狀態(tài)，但在該過程中，會導致驅動芯片在尚未接收到SPI數(shù)據(jù)信號的情況下，以隨機選取的大光功率參數(shù)驅動TOSA發(fā)射激光，使得驅動芯片出現(xiàn)光功率過沖現(xiàn)象，影響TOSA的發(fā)射以及外部光模塊中接收激光的光器件，導致光模塊工作穩(wěn)定性較差；而通過設置光功率探測器以及光功率衰減器或均衡器的方法，不僅成本高，消除光功率過沖的效果也有限。

本發(fā)明實施例中，考慮到驅動芯片根據(jù)或門運算器輸出的信號電平進行驅動芯片的關斷與啟動，在信號電平為低電平時，觸發(fā)啟動驅動芯片，而在信號電平為高電平時，觸發(fā)驅動芯片處于關斷狀態(tài)。因而，設置在MOD_LOPWR事件取消后，處理器向或門運算器輸出一個高電平信號，從而使得驅動芯片處于關斷狀態(tài)，直至MCU觸發(fā)驅動芯片完成上電初始化后，處理器再將輸出至或門運算器的信號的電平由高電平變換為低電平，使得或門運算器輸出低電平信號，從而觸發(fā)驅動芯片啟動，使之能夠接收到MCU輸出的光功率參數(shù)。也就是說，當MOD_LOPWR事件取消后，為了使驅動芯片在完成正常的上電初始化后能接收到光功率參數(shù)，在驅動芯片初始化過程中，使隔離芯片輸出至驅動芯片的Tx_Dis信號持續(xù)預定時間的高電平，從而暫時關閉驅動芯片，直到驅動芯片初始化完成后，再將Tx_Dis信號電平拉低，以啟動驅動芯片驅動TOSA發(fā)射激光，從而按照已初始化的控制寄存器的光功率參數(shù)發(fā)射出所需要的激光。

圖2為本發(fā)明實施例的光模塊結構示意圖。參見圖2，該光模塊包括：狀態(tài)監(jiān)測器、FPGA、MCU、隔離芯片、驅動芯片以及TOSA，其中，F(xiàn)PGA包括處理器及或門運算器；

狀態(tài)監(jiān)測器，用于監(jiān)測光模塊運行狀態(tài)，在監(jiān)測到MOD_LOPWR事件發(fā)生后，向處理器輸出高電平的MOD_LOPWR信號，向或門運算器輸出高電平的HW_Tx_Dis信號；在監(jiān)測到MOD_LOPWR事件取消后，向處理器輸出低電平的MOD_LOPWR信號，向或門運算器輸出低電平的HW_Tx_Dis信號；

本發(fā)明實施例中，控制驅動芯片狀態(tài)的管腳輸入信號來自于兩方面：一為硬件關斷HW_Tx_Dis信號，二為MCU根據(jù)外部指令產(chǎn)生的軟關斷SW_Tx_Dis信號。其中，兩個關斷信號都是為了關斷驅動芯片，硬件關斷信號是光模塊自身檢測到異常事件后，輸出的關斷驅動芯片的信號，而軟關斷信號是由相關技術人員通過上位機（PC）發(fā)送的關斷驅動芯片的信號。

處理器，用于接收MOD_LOPWR信號，如果MOD_LOPWR信號為高電平，向MCU輸出高電平的LOPWR_MCU信號，向或門運算器輸出高電平的發(fā)光使能延時（Tx_Dis_F）信號；如果MOD_LOPWR信號為低電平，向MCU輸出低電平的LOPWR_MCU信號，并進行計時，在計時到預先設置的計時閾值后，向或門運算器輸出低電平的Tx_Dis_F信號；

本發(fā)明實施例中，較佳地，預先設置的計時閾值大于或等于驅動芯片進行上電初始化所需的時間。當然，實際應用中，預先設置的計時閾值只要保證在驅動芯片上電初始化完成后，能夠接收到MCU輸出的光功率參數(shù)信息即可。

本發(fā)明實施例中，光模塊的MOD_LOPWR信號可以由金手指直接輸入至FPGA中的處理器。具體來說，通過在FPGA內部設定Tx_Dis_F信號，Tx_Dis_F信號在正常狀態(tài)下保持為低電平，當FPGA（處理器）檢測到MOD_LOPWR信號的上升沿時，將Tx_Dis_F信號電平拉高，在MOD_LOPWR信號持續(xù)高電平期間，保持Tx_Dis_F信號電平為高不變。當MOD_LOPWR事件取消， FPGA檢測到MOD_LOPWR信號的下降沿時，一方面，F(xiàn)PGA將輸出至MCU的LOPWR_MCU信號電平拉低，使MCU觸發(fā)驅動芯片上電初始化，另一方面，啟動計時單元進行計時，在計時到預先設定的時間閾值之前，驅動芯片可完成初始化，同時，Tx_Dis_F信號電平一直保持為高電平，維持驅動芯片一直處于關斷狀態(tài)。當計時結束時，Tx_Dis_F信號電平變?yōu)榈碗娖?，Tx_Dis_F信號與HW_Tx_Dis信號以及SW_Tx_Dis信號，經(jīng)過或門邏輯后，產(chǎn)生低電平的控制驅動芯片啟動的發(fā)光使能Tx_Dis信號，輸出至驅動芯片，啟動驅動芯片按照上電初始化完成后從微控制器獲取的光功率參數(shù)，驅動TOSA發(fā)射激光。

本發(fā)明實施例中，處理器包括：接收判斷單元、第一信號生成單元、第二信號生成單元以及計時單元（圖中未示出），其中，

接收判斷單元，用于接收MOD_LOPWR信號，如果MOD_LOPWR信號為高電平，分別向第一信號生成單元以及第二信號生成單元輸出第一觸發(fā)信息；如果MOD_LOPWR信號為低電平，向第一信號生成單元輸出第二觸發(fā)信息，向計時單元輸出計時觸發(fā)信息；

第一信號生成單元，用于接收第一觸發(fā)信息，生成高電平的LOPWR_MCU信號，向MCU輸出；接收第二觸發(fā)信息，生成低電平的LOPWR_MCU信號，向MCU輸出；

計時單元，用于接收第二觸發(fā)信息，進行計時，在計時到預先設置的計時閾值后，向第二信號生成單元輸出第三觸發(fā)信息；

第二信號生成單元，用于接收第一觸發(fā)信息，生成高電平的Tx_Dis_F信號，向或門運算器輸出；接收第三觸發(fā)信息，生成低電平的Tx_Dis_F信號，向或門運算器輸出。

本發(fā)明實施例中，第一觸發(fā)信息、第二觸發(fā)信息以及第三觸發(fā)信息包含的具體內容可根據(jù)接收判斷單元、第一信號生成單元、第二信號生成單元以及計時單元之間的相互協(xié)商確定，為已知技術，在此略去詳述。

MCU，用于接收LOPWR_MCU信號，如果LOPWR_MCU信號電平為高電平，進行重置，向驅動芯片輸出RESET信號；如果LOPWR_MCU信號電平為低電平，觸發(fā)驅動芯片上電初始化；接收外部上位機輸出的軟關斷指令，生成SW_Tx_Dis信號，輸出至或門運算器；

本發(fā)明實施例中，當MOD_LOPWR事件發(fā)生，即LOPWR_MCU信號電平為高電平時，MCU在接收到FPGA輸出的高電平LOPWR_MCU信號后，對驅動芯片進行重置；當MOD_LOPWR事件發(fā)生又取消，即LOPWR_MCU信號電平由高電平轉換為低電平時，MCU在接收到FPGA輸出的低電平LOPWR_MCU信號后，觸發(fā)驅動芯片進行上電初始化，從而使驅動芯片在上電初始化完成后，可以從MCU獲取光功率參數(shù)信息。此時，驅動芯片處于關斷中。

MCU的上電初始化，是指設置控制寄存器的初始化狀態(tài)，以使驅動芯片根據(jù)該初始化狀態(tài)對應的光功率進行啟動。所應說明的是，上電初始化不僅限于光功率的設置，還有其他參數(shù)設置，由于與本發(fā)明無關，在此略去詳述。

或門運算器，用于對接收的HW_Tx_Dis信號、SW_Tx_Dis信號及Tx_Dis_F信號進行或運算，生成Tx_Dis信號，輸出至隔離芯片；

本發(fā)明實施例中，在HW_Tx_Dis信號、SW_Tx_Dis信號及Tx_Dis_F信號電平都為低電平時，或門運算器輸出的Tx_Dis信號電平為低電平；在HW_Tx_Dis信號、SW_Tx_Dis信號及Tx_Dis_F信號中，任一信號電平為高電平時，或門運算器輸出的Tx_Dis信號電平為高電平。

隔離芯片，用于將接收的Tx_Dis信號向驅動芯片輸出；

驅動芯片，用于接收重置信號，進行重置；接收Tx_Dis信號，如果Tx_Dis信號電平為高電平，關斷驅動芯片，如果Tx_Dis信號電平為低電平，根據(jù)上電初始化完成后從MCU獲取的光功率參數(shù)，驅動TOSA發(fā)射激光，從而在MOD_LOPWR事件取消后，及時重新啟動，驅動TOSA發(fā)射激光，使光模塊進入正常工作狀態(tài)。

本發(fā)明實施例中，光模塊還可以進一步包括：

電源控制器，用于接收處理器輸出的接收/發(fā)送關斷電源（Rx/Tx_Power_Down）信號后，關斷驅動芯片以及TOSA的工作電源，所述Rx/Tx_Power_Down是在處理器接收到高電平的MOD_LOPWR信號后生成的。

當然，實際應用中，也可以由MCU向或門運算器輸出Tx_Dis_F信號，在MCU進行重置時，向或門運算器輸出高電平的Tx_Dis_F信號，在驅動芯片完成初始化后，向或門運算器輸出低電平的Tx_Dis_F信號。

本發(fā)明實施例中，光模塊在發(fā)生MOD_LOPWR事件時，處理器向或門運算器輸出高電平的Tx_Dis_F信號，經(jīng)過或運算后，不會影響將驅動芯片置入關斷狀態(tài)，也就是低功耗狀態(tài)；而在MOD_LOPWR事件取消時，處理器向MCU輸出低電平的LOPWR_MCU信號，以使MCU觸發(fā)驅動芯片上電并進行初始化，同時，由于處理器向或門運算器輸出的Tx_Dis_F信號電平?jīng)]有變化，仍為高電平，雖然HW_Tx_Dis信號以及SW_Tx_Dis信號電平為低電平，經(jīng)過或運算后，輸出信號仍為高電平，從而維持驅動芯片的低功耗狀態(tài)；直至驅動芯片上電并完成初始化，從MCU處已獲取光功率參數(shù)信息，處理器將向或門運算器輸出的Tx_Dis_F信號電平置為低電平，從而觸發(fā)驅動芯片啟動，能夠根據(jù)經(jīng)初始化的MCU輸出的光功率參數(shù)信息，并根據(jù)接收的光功率參數(shù)信息驅動TOSA發(fā)射激光。這樣，通過設置驅動芯片的延時啟動，能夠快速平穩(wěn)地解決光功率過沖的技術問題，避免了驅動芯片上電初始化過程中導致的驅動芯片無法接收到光功率參數(shù)信息，隨機選取較大光功率參數(shù)時，使得驅動芯片在瞬間出現(xiàn)光功率過沖，嚴重影響TOSA的發(fā)射以及外部光模塊中接收激光的光器件，使得光模塊的工作穩(wěn)定性較差；進一步地，本發(fā)明實施例無需改動現(xiàn)有光模塊結構，通過增加一個計時處理及信號輸出，即可消除光模塊上電過沖的技術問題，光模塊成本低、且能從源頭上消除光功率過沖。

圖3為本發(fā)明實施例的光模塊涉及的部分信號時序示意圖。參見圖3，時鐘（CKL）信號為方波信號，在發(fā)生MOD_LOPWR事件時，MOD_LOPWR信號電平拉高，LOPWR_MCU信號電平拉高，SW_Tx_Dis信號電平一般維持為低電平，Tx_Dis_F信號以及Tx_Dis信號電平拉高。在MOD_LOPWR事件發(fā)生又取消時，MOD_LOPWR信號電平拉低，LOPWR_MCU信號電平拉低，SW_Tx_Dis信號電平維持為低電平，Tx_Dis_F信號以及Tx_Dis信號電平仍維持為高電平，計時單元開始計時（Cnt_dis[13:0]），在計時到時，將Tx_Dis_F信號以及Tx_Dis信號電平拉低，從MOD_LOPWR信號電平拉低至Tx_Dis信號電平拉低的時間段為驅動芯片初始化且TOSA不發(fā)射激光的時間段。

圖4為本發(fā)明實施例基于FPGA消除光功率過沖的方法流程示意圖。參見圖4，該流程包括：

步驟401，狀態(tài)監(jiān)測器在監(jiān)測到MOD_LOPWR事件取消后，向處理器輸出低電平的MOD_LOPWR信號，向或門運算器輸出低電平的HW_Tx_Dis信號；

步驟402，處理器接收低電平的MOD_LOPWR信號，向MCU輸出低電平的LOPWR_MCU信號，并進行計時，在計時到預先設置的計時閾值后，向或門運算器輸出低電平的Tx_Dis_F信號；

本步驟中，較佳地，預先設置的計時閾值大于或等于驅動芯片進行上電初始化所需的時間。當然，實際應用中，預先設置的計時閾值只要保證在驅動芯片上電初始化完成后，能夠接收到MCU輸出的光功率參數(shù)信息即可。

步驟403，MCU接收低電平的LOPWR_MCU信號，觸發(fā)驅動芯片進行上電初始化；接收外部上位機輸出的軟關斷指令，生成SW_Tx_Dis信號，輸出至或門運算器；

本步驟中，SW_Tx_Dis信號為低電平信號。

步驟404，或門運算器對接收的HW_Tx_Dis信號、SW_Tx_Dis信號及Tx_Dis_F信號進行或運算，生成低電平的Tx_Dis信號，通過隔離芯片輸出至驅動芯片；

本步驟中，由于HW_Tx_Dis信號、SW_Tx_Dis信號及Tx_Dis_F信號電平均為低電平，經(jīng)過或運算后，生成的Tx_Dis信號電平為低電平。

實際應用中，處理器和或門運算器可以組成FPGA。

步驟405，驅動芯片接收低電平的Tx_Dis信號，根據(jù)上電初始化完成后從微控制器獲取的光功率參數(shù)驅動TOSA發(fā)射激光。

實際應用中，在處理器接收高電平的MOD_LOPWR信號的步驟之后，該方法還可以進一步包括：

處理器根據(jù)接收的高電平的MOD_LOPWR信號，向電源控制器輸出接收/發(fā)送關斷電源信號后，以使電源控制器關斷驅動芯片以及TOSA的工作電源。

較佳地，在監(jiān)測到MOD_LOPWR事件取消后的步驟之前，該方法進一步包括：

狀態(tài)監(jiān)測器在監(jiān)測到MOD_LOPWR事件發(fā)生后，向處理器輸出高電平的MOD_LOPWR信號，向或門運算器輸出高電平的HW_Tx_Dis信號；

處理器接收高電平的MOD_LOPWR信號，向MCU輸出高電平的LOPWR_MCU信號，向或門運算器輸出高電平的Tx_Dis_F信號；

MCU接收高電平的LOPWR_MCU信號，進行重置，向驅動芯片輸出RESET信號；

或門運算器對接收的HW_Tx_Dis信號、SW_Tx_Dis信號及Tx_Dis_F信號進行或運算，生成高電平的Tx_Dis信號，通過隔離芯片輸出至驅動芯片；

驅動芯片接收重置信號，進行重置，接收高電平的Tx_Dis信號，關斷驅動芯片。

顯然，本領域技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若對本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也包含這些改動和變型在內。