本實(shí)用新型涉及超聲波信號(hào)接收裝置技術(shù)領(lǐng)域，具體為一種超聲波信號(hào)數(shù)字接收裝置。

背景技術(shù)：

常規(guī)的數(shù)字超聲波信號(hào)接收至少需要經(jīng)過以下信號(hào)處理單元：1.固定增益放大器；2.可變?cè)鲆娣糯笃鳎?.帶通濾波器；4.檢波器；5.模數(shù)轉(zhuǎn)換器。其中高性能的“帶通濾波器”不僅電路復(fù)雜，而且電路中用于諧振的元器件的參數(shù)還會(huì)隨時(shí)間和溫度的變化發(fā)生漂移，影響接收機(jī)性能。例如中國(guó)專利文獻(xiàn)(申請(qǐng)公布號(hào))CN104698464A提供了《一種新型單波束測(cè)深儀》，其中“接收裝置包含一級(jí)固定增益電路，二級(jí)可調(diào)增益電路，帶通濾波電路和包絡(luò)檢波電路”，中國(guó)專利文獻(xiàn)(申請(qǐng)公布號(hào))CN104459706A提供的《回聲測(cè)深儀》中，“接收功率放大器包括前級(jí)放大器、增益控制放大器、帶通濾波器、后級(jí)放大器以及包絡(luò)檢波器”，為此，我提出一種超聲波信號(hào)數(shù)字接收裝置。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于提供一種超聲波信號(hào)數(shù)字接收裝置，以解決上述背景技術(shù)中提出的現(xiàn)有數(shù)字超聲波接收裝置的電路復(fù)雜，接收機(jī)性能容易受干擾的問題。

為實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案：一種超聲波信號(hào)數(shù)字接收裝置，包括超聲波傳感器T1，所述超聲波傳感器T1的1、2和3號(hào)接口分別串聯(lián)有電容C1的左端、地線和電容C2的左端，所述電容C1的右端并接有雙向TVS管的正極和可編程增益放大器U1的4號(hào)接口，所述電容C2的右端并接有雙向TVS管的負(fù)極和可編程增益放大器U1的5號(hào)接口，所述可編程增益放大器U1的1、2、3、8和10號(hào)接口分別串接有AMP-SCLK、AMP-DIN、地線、電阻R408的左端和AMP-nCS，所述可編程增益放大器U1的6號(hào)端口并接有電容C7的底端、電阻R410的底端和電阻R411的左端，所述電容C7的頂端并接有可編程增益放大器U1的7號(hào)端口和電阻R409的左端，所述電阻R409的右端并接有電阻R410的頂端、電阻R408的右端和電容C6的左端，所述電容C6的右端接地，所述電阻R411的右端并接有電容C8的頂端和模數(shù)轉(zhuǎn)換器的3號(hào)接口，所述電容C8的底端接地，所述模數(shù)轉(zhuǎn)換器的4、5、6和2號(hào)接口分別串接有ADC-SCLK、ADC-SDO、ADC-nCS和地線，所述模數(shù)轉(zhuǎn)換器的1號(hào)接口并接有電容C9的頂端、電容C5的左端、可編程增益放大器U1的9號(hào)接口、電容C4的頂端和電感器L1的右端，所述電容C9的底端、電容C5的右端和電容C4的底端均接地，所述電感器L1的左端并接有3.3V電源和電容C3的頂端，所述電容C3的底端接地，所述ADC-SCLK、ADC-SDO、ADC-nCS、AMP-SCLK、AMP-DIN和AMP-nCS分別串接FPGA的65、80、105、31、46和7號(hào)接口，所述FPGA的17、26、40、47、56、62、81、93、117、122、130和139號(hào)接口均串接3.3V電源，所述FPGA的35、107、37和109號(hào)接口均串接1.2V電源，所述FPGA的19、27、41、48、57、63、82、95、118、123、131、140、36、108和0號(hào)接口均接地，所述FPGA的5、29、45、61、78、102、116和134號(hào)接口均也串接1.2V電源，所述FPGA的22號(hào)接口串接晶振X1的3號(hào)接口，所述晶振X1的4號(hào)和2號(hào)接口分別串接3.3V電源和地線，所述FPGA的112、44和43號(hào)接口分別串接CSN、SCLK和SDAT。

優(yōu)選的，所述超聲波傳感器T1為壓電晶體制超聲波傳感器T 1。

優(yōu)選的，所述可編程增益放大器U1為進(jìn)口超聲波專用可編程增益放大器U1。

與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是：該裝置的硬件電路簡(jiǎn)潔，體積可以做到很小并且故障率低，通過軟件編程實(shí)現(xiàn)超聲波信號(hào)接收和處理的全部功能，沒有用于諧振的元器件，接收機(jī)性能隨時(shí)間和溫度的變化而發(fā)生的改變極小，性能穩(wěn)定，并且可以隨時(shí)通過軟件來調(diào)整接收機(jī)的參數(shù)，適用性強(qiáng)。

附圖說明

圖1為本實(shí)用新型邏輯框圖；

圖2為本實(shí)用新型可編程增益放大器接線圖；

圖3為本實(shí)用新型FPGA接線圖；

圖4為本實(shí)用新型晶振X1接線圖。

具體實(shí)施方式

下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例。基于本實(shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。

請(qǐng)參閱圖1-4，本實(shí)用新型提供一種技術(shù)方案：一種超聲波信號(hào)數(shù)字接收裝置，包括超聲波傳感器T1，所述超聲波傳感器T1的1、2和3號(hào)接口分別串聯(lián)有電容C1的左端、地線和電容C2的左端，所述電容C1的右端并接有雙向TVS管的正極和可編程增益放大器U1的4號(hào)接口，所述電容C2的右端并接有雙向TVS管的負(fù)極和可編程增益放大器U1的5號(hào)接口，所述可編程增益放大器U1的1、2、3、8和10號(hào)接口分別串接有AMP-SCLK、AMP-DIN、地線、電阻R408的左端和AMP-nCS，所述可編程增益放大器U1的6號(hào)端口并接有電容C7的底端、電阻R410的底端和電阻R411的左端，所述電容C7的頂端并接有可編程增益放大器U1的7號(hào)端口和電阻R409的左端，所述電阻R409的右端并接有電阻R410的頂端、電阻R408的右端和電容C6的左端，所述電容C6的右端接地，所述電阻R411的右端并接有電容C8的頂端和模數(shù)轉(zhuǎn)換器的3號(hào)接口，所述電容C8的底端接地，所述模數(shù)轉(zhuǎn)換器的4、5、6和2號(hào)接口分別串接有ADC-SCLK、ADC-SDO、ADC-nCS和地線，所述模數(shù)轉(zhuǎn)換器的1號(hào)接口并接有電容C9的頂端、電容C5的左端、可編程增益放大器U1的9號(hào)接口、電容C4的頂端和電感器L1的右端，所述電容C9的底端、電容C5的右端和電容C4的底端均接地，所述電感器L1的左端并接有3.3V電源和電容C3的頂端，所述電容C3的底端接地，所述ADC-SCLK、ADC-SDO、ADC-nCS、AMP-SCLK、AMP-DIN和AMP-nCS分別串接FPGA的65、80、105、31、46和7號(hào)接口，所述FPGA的17、26、40、47、56、62、81、93、117、122、130和139號(hào)接口均串接3.3V電源，所述FPGA的35、107、37和109號(hào)接口均串接1.2V電源，所述FPGA的19、27、41、48、57、63、82、95、118、123、131、140、36、108和0號(hào)接口均接地，所述FPGA的5、29、45、61、78、102、116和134號(hào)接口均也串接1.2V電源，所述FPGA的22號(hào)接口串接源晶振X1的3號(hào)接口，所述源晶振X1的4號(hào)和2號(hào)接口分別串接3.3V電源和地線，所述FPGA的112、44和43號(hào)接口分別串接CSN、SCLK和SDAT。

其中，所述超聲波傳感器T1為壓電晶體制超聲波傳感器T1，它可以將電能轉(zhuǎn)變成機(jī)械振蕩而產(chǎn)生超聲波，同時(shí)它接收到超聲波時(shí)，也能轉(zhuǎn)變成電能，儲(chǔ)存起來供工作時(shí)使用，需要消耗的外界電能少，所述可編程增益放大器U1為進(jìn)口超聲波專用可編程增益放大器U1，其誤差更小。

工作原理：(1)超聲波傳感器T1將超聲波的機(jī)械振動(dòng)轉(zhuǎn)換為電信號(hào)，超聲波傳感器T1的信號(hào)先進(jìn)入可編程增益放大器U1進(jìn)行信號(hào)放大，然后送至模數(shù)轉(zhuǎn)換器進(jìn)行電壓采樣，轉(zhuǎn)換后的數(shù)字信號(hào)再送至FPGA進(jìn)行運(yùn)算處理，具體為將來自模數(shù)轉(zhuǎn)換器的數(shù)字化超聲波信號(hào)首先送入FIR濾波模塊進(jìn)行有限脈沖響應(yīng)(FIR)運(yùn)算，相對(duì)于傳統(tǒng)的帶通濾波器，在這里既可以預(yù)先對(duì)信號(hào)的中心頻率、帶寬、濾波器階數(shù)、窗函數(shù)等參數(shù)進(jìn)行設(shè)定，也可以在工作過程中隨時(shí)通過FPGA編程而重新設(shè)定，從FIR濾波模塊輸出的信號(hào)送至數(shù)字檢波模塊提取出信號(hào)的包絡(luò)，再送至TVG處理模塊對(duì)超聲波傳播過程的信號(hào)幅度衰減進(jìn)行補(bǔ)償，補(bǔ)償后的信號(hào)需要峰值保持模塊進(jìn)行保持，以使數(shù)據(jù)輸出模塊輸出穩(wěn)定正確的數(shù)據(jù)。

(2)FPGA內(nèi)部處理流程：大規(guī)?？删幊踢壿嬈骷﨔PGA(以下簡(jiǎn)稱FPGA)產(chǎn)生模數(shù)轉(zhuǎn)換器所需要的時(shí)序，以固定周期從模數(shù)轉(zhuǎn)換器串行讀取電壓數(shù)字信號(hào)，為防止傳輸延時(shí)而造成出錯(cuò)，數(shù)據(jù)經(jīng)跨域緩沖器后，進(jìn)入FIR濾波模塊進(jìn)行數(shù)字濾波處理，F(xiàn)IR濾波模塊中需要對(duì)濾波的階數(shù)、超聲波中心頻率、濾波器帶寬、窗函數(shù)等參數(shù)進(jìn)行設(shè)置，這些參數(shù)在運(yùn)行時(shí)可以隨時(shí)更改，實(shí)現(xiàn)了不改硬件就可以更改接收參數(shù)的功能，經(jīng)FIR模塊濾波后的信號(hào)經(jīng)緩沖器進(jìn)入數(shù)字檢波模塊，在這里提取出超聲波信號(hào)的包絡(luò)然后將數(shù)據(jù)經(jīng)緩沖送至TVG處理模塊，根據(jù)超聲波傳播時(shí)的衰減特性，對(duì)信號(hào)進(jìn)行時(shí)變?cè)鲆嫜a(bǔ)償，補(bǔ)償后的數(shù)據(jù)經(jīng)緩沖送至峰值保持模塊，在這里將信號(hào)峰值保持一定的時(shí)間以滿足后續(xù)系統(tǒng)的需要，最后數(shù)據(jù)經(jīng)過數(shù)據(jù)輸出模塊轉(zhuǎn)換為SPI時(shí)序從本裝置輸出，除了信號(hào)處理外，還有可編程增益放大器U1的驅(qū)動(dòng)模塊用來為電路中可編程增益放大器U1設(shè)置增益，并且可以在運(yùn)行時(shí)改變?cè)鲆妫琍LL模塊則將FPGA輸入的時(shí)鐘變換為全局時(shí)鐘和采樣時(shí)鐘，與復(fù)位信號(hào)一起，供各個(gè)模塊使用。

盡管已經(jīng)示出和描述了本實(shí)用新型的實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以理解在不脫離本實(shí)用新型的原理和精神的情況下可以對(duì)這些實(shí)施例進(jìn)行多種變化、修改、替換和變型，本實(shí)用新型的范圍由所附權(quán)利要求及其等同物限定。