本實用新型涉及通信技術(shù)領(lǐng)域，尤其涉及一種基于DSP的32路MFC/DTMF信號識別裝置。

背景技術(shù)：

DTMF雙音多頻信號及MFC多頻互控信令是電話程控交換機交換信息的重要手段，在傳統(tǒng)的應(yīng)用中，通常使用1片硬件芯片完成1路MFC/DTMF信號的收發(fā)，這種方法簡單實用，適用于低密度應(yīng)用的場合。但對于高密度、產(chǎn)品體積要求嚴格的應(yīng)用場合，則這種硬件芯片解決方案已經(jīng)難以滿足要求。以1條E1鏈路來計算，共有32路隨路信令需要完成MFC信令的收發(fā)處理，單芯片收發(fā)的方式不管是成本和效率上都是難以令人滿意的。

技術(shù)實現(xiàn)要素：

為了解決上述技術(shù)問題，本實用新型的目的是提供一種能高速多路輸出的一種基于DSP的32路MFC/DTMF信號識別裝置。

本實用新型所采取的技術(shù)方案是：

一種基于DSP的32路MFC/DTMF信號識別裝置，包括E1接口單元、數(shù)字信號處理單元、輸出單元和外部總線，所述數(shù)字信號處理單元包括同步接口單元、DMA控制單元、片內(nèi)存儲器、DSP處理單元和結(jié)果輸出緩沖單元，所述E1接口單元的輸出端連接至同步接口單元的輸入端，所述同步接口單元依次通過DMA控制單元、片內(nèi)存儲器、DSP處理單元、結(jié)果輸出緩沖單元和輸出單元進而與外部總線連接。

作為本實用新型的進一步改進，還包括有電源管理芯片和上電次序控制電路，所述DSP處理單元通過電源管理芯片進而與上電次序控制電路連接。

作為本實用新型的進一步改進，所述上電次序控制電路包括第一電阻、第二電阻、第三電阻、第一NPN晶體管和第二NPN晶體管，所述第一NPN晶體管的基極通過第一電阻連接至第一電源端，所述第一NPN晶體管的集電極通過第二電阻連接至第二電源端，所述第一NPN晶體管的集電極與第二NPN晶體管的基極連接，所述第二NPN晶體管的集電極通過第三電阻連接至第二電源端，所述第二NPN晶體管的集電極與電源管理芯片連接，所述第一NPN晶體管的發(fā)射極和第二NPN晶體管的發(fā)射極均與地連接。

作為本實用新型的進一步改進，所述DSP處理單元還連接有復(fù)位電路。

作為本實用新型的進一步改進，所述DSP處理單元還連接有時鐘輸入模塊。

作為本實用新型的進一步改進，所述輸出單元為雙口RAM單元。

作為本實用新型的進一步改進，所述同步接口單元為MCBSP多通道緩沖串口。

本實用新型的有益效果是：

本實用新型一種基于DSP的32路MFC/DTMF信號識別裝置利用同步接口單元與E1接口單元進行連接，實時收取E1鏈路32個時隙內(nèi)的MFC/DTMF信號數(shù)據(jù)，然后在DSP處理單元內(nèi)部對每路數(shù)據(jù)進行高速頻譜分析處理，實現(xiàn)32路MFC/DTMF信號的同時識別，并通過結(jié)果輸出緩沖單元實時輸出識別結(jié)果，具有多路、高速、準(zhǔn)確等特點。

附圖說明

下面結(jié)合附圖對本實用新型的具體實施方式作進一步說明：

圖1是本實用新型一種基于DSP的32路MFC/DTMF信號識別裝置的原理方框圖；

圖2是本實用新型一種基于DSP的32路MFC/DTMF信號識別裝置中上電次序控制電路的電路原理圖。

具體實施方式

參考圖1，本實用新型一種基于DSP的32路MFC/DTMF信號識別裝置，包括E1接口單元、數(shù)字信號處理單元、輸出單元和外部總線，所述數(shù)字信號處理單元包括同步接口單元、DMA控制單元、片內(nèi)存儲器、DSP處理單元和結(jié)果輸出緩沖單元，所述E1接口單元的輸出端連接至同步接口單元的輸入端，所述同步接口單元依次通過DMA控制單元、片內(nèi)存儲器、DSP處理單元、結(jié)果輸出緩沖單元和輸出單元進而與外部總線連接。

進一步作為優(yōu)選的實施方式，還包括有電源管理芯片和上電次序控制電路，所述DSP處理單元通過電源管理芯片進而與上電次序控制電路連接。電源管理芯片采用TPS650250芯片實現(xiàn)，可生成3.3V，1.8V，1.3V的電壓輸出，滿足系統(tǒng)的芯片內(nèi)核、存儲芯片、IO等供電需要。

參考圖2，進一步作為優(yōu)選的實施方式，所述上電次序控制電路包括第一電阻R1、第二電阻R2、第三電阻R3、第一NPN晶體管Q1和第二NPN晶體管Q2，所述第一NPN晶體管Q1的基極通過第一電阻R1連接至第一電源端VCC1，所述第一NPN晶體管Q1的集電極通過第二電阻R2連接至第二電源端VCC2，所述第一NPN晶體管Q1的集電極與第二NPN晶體管Q2的基極連接，所述第二NPN晶體管Q2的集電極通過第三電阻R3連接至第二電源端VCC2，所述第二NPN晶體管Q2的集電極與電源管理芯片連接，所述第一NPN晶體管Q1的發(fā)射極和第二NPN晶體管Q2的發(fā)射極均與地連接，這樣通過上電次序控制電路能為DSP處理單元提供上電次序控制，確保按照正確的次序為DSP處理單元上電，以保證DSP處理單元的正常運行。

進一步作為優(yōu)選的實施方式，所述DSP處理單元還連接有復(fù)位電路。所述復(fù)位電路能保證裝置在上電時主DSP處理單元時能夠正常啟動，軟件出錯時能夠及時復(fù)位自動恢復(fù)正常工作，復(fù)位電路主要由TPS3823-33芯片及其附屬電路構(gòu)成。

進一步作為優(yōu)選的實施方式，所述DSP處理單元還連接有時鐘輸入模塊。所述時鐘輸入模塊主要為DSP處理單元提供16.384Hz的精密時鐘。

進一步作為優(yōu)選的實施方式，所述輸出單元為雙口RAM單元。

進一步作為優(yōu)選的實施方式，所述同步接口單元為MCBSP多通道緩沖串口。

優(yōu)選的，所述E1接口單元，用于完成E1鏈路數(shù)據(jù)的同步與恢復(fù)，把2.048Mbit/S的數(shù)據(jù)流恢復(fù)為與8KHz幀定位時鐘、2M時鐘主時鐘同步的PCM_OUT碼流，送給數(shù)字信號處理單元的同步接口單元處理。

所述數(shù)字信號處理單元，主要由DSP處理單元及其附屬電路組成，完成數(shù)據(jù)接收、數(shù)據(jù)運算處理、輸出運算結(jié)果等功能，其功能模塊包括MCBSP多通道緩沖串口、DMA及數(shù)據(jù)緩存、多路DTMF信號識別算法處理，結(jié)果打包輸出等。

所述輸出單元主要包括一片雙口RAM芯片，一側(cè)總線接收來自數(shù)字信號處理單元的輸出結(jié)果，另一側(cè)外部總線用于外部處理器讀取輸出結(jié)果。

本實用新型具體實施例中，E1鏈路的2.048Mbit/S的數(shù)據(jù)碼流經(jīng)過E1接口單元的處理，恢復(fù)為碼2M碼流信號、8KHz幀同步信號、2M時鐘信號，與數(shù)字信號處理單元的同步接口單元連接，在數(shù)字信號處理單元內(nèi)部把同步接口單元的MCBSP多通道緩沖串口設(shè)置為E1兼容接口，則可以與來自E1接口單元的信號無縫對接。

數(shù)字信號處理單元根據(jù)8KHz幀同步信號，設(shè)定DMA芯片的工作模式，接收并解析2M碼流里面的32路數(shù)據(jù)，通過DMA方式緩存于數(shù)字信號處理單元的片內(nèi)存儲器中。

數(shù)字信號處理單元不斷循環(huán)重復(fù)對存儲單元內(nèi)的32路實時數(shù)據(jù)進行優(yōu)化的FFT運算，查找是否存在DTMF信號的頻譜，如果檢測到有效的頻譜，則通過查表方式查出對應(yīng)的DTMF信號。由于DSP處理單元高速、高吞吐量以及特別適合數(shù)字信號處理算法的特點，可以在極短時間內(nèi)完成32路信號的識別運算，完全具備實時識別的功能。

DSP處理單元識別到有效的DTMF信號以后，根據(jù)約定的通信協(xié)議，將結(jié)果數(shù)據(jù)打包，通過數(shù)據(jù)總線接口，輸出到雙口RAM 單元上，完成一次32路MFC/DTMF信號的檢測。

存放在雙口RAM單元上的結(jié)果數(shù)據(jù)，外部處理器可通過外部總線隨時查詢或讀取，當(dāng)本次結(jié)果數(shù)據(jù)讀取完畢，外部處理器可清空雙口RAM單元的結(jié)果數(shù)據(jù)，等待下一次結(jié)果數(shù)據(jù)的到來。

以上是對本實用新型的較佳實施進行了具體說明，但本實用新型創(chuàng)造并不限于所述實施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本實用新型精神的前提下還可做作出種種的等同變形或替換，這些等同的變形或替換均包含在本申請權(quán)利要求所限定的范圍內(nèi)。