本發(fā)明涉及一種多端口PUF電路，尤其是涉及一種NMOS零溫度系數(shù)點(diǎn)的多端口PUF電路。

背景技術(shù)：

隨著計(jì)算機(jī)技術(shù)和集成電路技術(shù)的飛速發(fā)展，信息安全與隱私越來(lái)越受到人們關(guān)注。物理不可克隆函數(shù)(Physical Unclonable Function，PUF)電路，采用提取硬件紋理特性的方式，提供了一種增強(qiáng)信息安全的途徑。這種技術(shù)是集成電路領(lǐng)域的“DNA特征識(shí)別技術(shù)”。硅基PUF電路是PUF電路最主要的研究方向之一，利用結(jié)構(gòu)和設(shè)計(jì)參數(shù)完全相同的單元電路之間存在的微小工藝偏差(表現(xiàn)在電學(xué)特性上為延時(shí)、電流、電壓等大小不同)，通過(guò)相應(yīng)對(duì)比機(jī)制產(chǎn)生具有唯一性、隨機(jī)性和不可克隆性的密鑰。這些微小工藝偏差可分為兩類：第一類為工藝參數(shù)偏差，包括摻雜濃度、氧化層厚度、擴(kuò)散深度等，是由沉積和摻雜劑擴(kuò)散的非均勻性導(dǎo)致；第二類為幾何尺度偏差，主要包括晶體管寬度和長(zhǎng)度偏差，是由光刻技術(shù)的精度決定。PUF電路輸出響應(yīng)的唯一性、隨機(jī)性和不可克隆性這三大特性使得它在設(shè)備認(rèn)證、密鑰生成、IP保護(hù)等信息安全領(lǐng)域具有廣闊的應(yīng)用前景。

由于PUF電路的設(shè)計(jì)是基于集成電路制造過(guò)程中微弱的工藝參數(shù)偏差，電路的函數(shù)功能容易受供電電壓、溫度以及老化(包括負(fù)偏壓溫度不穩(wěn)定、氧化層擊穿和熱載流子效應(yīng)等)等因素的影響?？煽啃允侵冈诟鞣N因素影響下PUF電路仍保持正常工作的屬性，是PUF電路的一個(gè)重要性能指標(biāo)。PUF電路的可靠性嚴(yán)重影響應(yīng)用系統(tǒng)的安全性，高可靠性PUF電路已經(jīng)成為當(dāng)前研究和設(shè)計(jì)的重點(diǎn)。

鑒此，設(shè)計(jì)一種在保持良好的唯一性和隨機(jī)性基礎(chǔ)上，可靠性較高的NMOS零溫度系數(shù)點(diǎn)的多端口PUF電路具有重要意義。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種在保持良好的唯一性和隨機(jī)性基礎(chǔ)上，可靠性較高的一種NMOS零溫度系數(shù)點(diǎn)的多端口PUF電路。

本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案為：一種NMOS零溫度系數(shù)點(diǎn)的多端口PUF電路，包括輸入寄存器、偏差電流源、判決器和擾亂模塊，所述的輸入寄存器包括m個(gè)D觸發(fā)器，所述的D觸發(fā)器具有輸入端、輸出端和時(shí)鐘端，m≥1，m個(gè)D觸發(fā)器的時(shí)鐘端連接且其連接端為所述的輸入寄存器的時(shí)鐘端，m個(gè)D觸發(fā)器的輸出端構(gòu)成所述的輸入寄存器的m個(gè)輸出端，所述的偏差電流源包括2n個(gè)偏差電流模塊，所述的偏差電流模塊包括m個(gè)偏差電流單元，所述的偏差電流單元具有輸入端、零溫度系數(shù)控制端、第一輸出端和第二輸出端，n≥2，m個(gè)所述的偏差電流單元的輸入端構(gòu)成所述的偏差電流模塊的m個(gè)輸入端，m個(gè)所述的偏差電流單元的零溫度系數(shù)控制端連接且其連接端為所述的偏差電流模塊的零溫度系數(shù)控制端，m個(gè)所述的偏差電流單元的第一輸出端連接且其連接端為所述的偏差電流模塊的第一輸出端，m個(gè)所述的偏差電流單元的第二輸出端連接且其連接端為所述的偏差電流模塊的第二輸出端，所述的判決器包括2n個(gè)電流靈敏放大器，所述的電流靈敏放大器具有使能端、觸發(fā)端、第一輸入端、第二輸入端和輸出端，所述的擾亂模塊包括n個(gè)二輸入異或門，所述的二輸入異或門具有第一輸入端、第二輸入端和輸出端，所述的輸入寄存器的m個(gè)輸出端分別與2n個(gè)所述的偏差電流模塊的m個(gè)輸入端一一對(duì)應(yīng)連接；第j個(gè)所述的偏差電流模塊的第一輸出端和第j個(gè)所述的電流靈敏放大器的第一輸入端連接，第j個(gè)所述的偏差電流模塊的第二輸出端和第j個(gè)所述的電流靈敏放大器的第二輸入端連接，j＝1，2，…，2n，第k個(gè)所述的電流靈敏放大器的輸出端和第k個(gè)所述的二輸入異或門的第一輸入端連接，第n+k個(gè)所述的電流靈敏放大器的輸出端和第k個(gè)所述的二輸入異或門的第二輸入端連接，k＝1，2，…，n。

所述的偏差電流單元包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述的第一PMOS管的柵極和所述的第二PMOS管的柵極連接且其連接端為所述的偏差電流單元的輸入端，所述的第一PMOS管的漏極和所述的第一NMOS管的漏極連接，所述的第二PMOS管的漏極和所述的第二NMOS管的漏極連接，所述的第一NMOS管的柵極和所述的第二NMOS管的柵極連接且其連接端為所述的偏差電流單元的零溫度系數(shù)控制端，所述的所述的第一NMOS管的源極和所述的第二NMOS管的源極均接地，所述的第一PMOS管的源極為所述的偏差電流單元的第一輸出端，所述的第二PMOS管的源極為所述的偏差電流單元的第二輸出端。

所述的電流靈敏放大器包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第一二輸入與非門和第二二輸入與非門，所述的第一二輸入與非門和所述的第二二輸入與非門分別具有第一輸入端、第二輸入端和輸出端，所述的第三PMOS管的柵極和所述的第六PMOS管的柵極連接且其連接端為所述的電流靈敏放大器的觸發(fā)端，所述的第三PMOS管的源極、所述的第四PMOS管的源極、所述的第五PMOS管的源極、所述的第六PMOS管的源極和所述的第七PMOS管的漏極連接，所述的第七PMOS管的柵極為所述的電流靈敏放大器的使能端，所述的第七PMOS管的源極接入電源，所述的第三PMOS管的漏極、所述的第四PMOS管的漏極、所述的第五PMOS管的柵極、所述的第三NMOS管的漏極、所述的第四NMOS管的柵極和所述的第一二輸入與非門的第一輸入端連接，所述的第五PMOS管的漏極、所述的第六PMOS管的漏極、所述的第四PMOS管的柵極、所述的第四NMOS管的漏極、所述的第三NMOS管的柵極和所述的第二二輸入與非門的第二輸入端連接，所述的第三NMOS管的源極為所述的電流靈敏放大器的第一輸入端，所述的第四NMOS管的源極為所述的電流靈敏放大器的第二輸入端，所述的第一二輸入與非門的第二輸入端和所述的第二二輸入與非門的輸出端連接，所述的第二二輸入與非門的第一輸入端和所述的第一二輸入與非門的輸出端連接且其連接端為所述的電流靈敏放大器的輸出端。

現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于通過(guò)輸入寄存器、偏差電流源、判決器和擾亂模塊構(gòu)建多端口PUF電路，輸入寄存器包括m個(gè)D觸發(fā)器，D觸發(fā)器具有輸入端、輸出端和時(shí)鐘端，m≥1，m個(gè)D觸發(fā)器的時(shí)鐘端連接且其連接端為輸入寄存器的時(shí)鐘端，m個(gè)D觸發(fā)器的輸出端構(gòu)成輸入寄存器的m個(gè)輸出端，偏差電流源包括2n個(gè)偏差電流模塊，偏差電流模塊包括m個(gè)偏差電流單元，偏差電流單元具有輸入端、零溫度系數(shù)控制端、第一輸出端和第二輸出端，n≥2，m個(gè)偏差電流單元的輸入端構(gòu)成偏差電流模塊的m個(gè)輸入端，m個(gè)偏差電流單元的零溫度系數(shù)控制端連接且其連接端為偏差電流模塊的零溫度系數(shù)控制端，m個(gè)偏差電流單元的第一輸出端連接且其連接端為偏差電流模塊的第一輸出端，m個(gè)偏差電流單元的第二輸出端連接且其連接端為偏差電流模塊的第二輸出端，判決器包括2n個(gè)電流靈敏放大器，電流靈敏放大器具有使能端、觸發(fā)端、第一輸入端、第二輸入端和輸出端，擾亂模塊包括n個(gè)二輸入異或門，二輸入異或門具有第一輸入端、第二輸入端和輸出端，輸入寄存器的m個(gè)輸出端分別與2n個(gè)偏差電流模塊的m個(gè)輸入端一一對(duì)應(yīng)連接；第j個(gè)偏差電流模塊的第一輸出端和第j個(gè)電流靈敏放大器的第一輸入端連接，第j個(gè)偏差電流模塊的第二輸出端和第j個(gè)電流靈敏放大器的第二輸入端連接，j＝1，2，…，2n，第k個(gè)電流靈敏放大器的輸出端和第k個(gè)二輸入異或門的第一輸入端連接，第n+k個(gè)電流靈敏放大器的輸出端和第k個(gè)二輸入異或門的第二輸入端連接，k＝1，2，…，n，通過(guò)激勵(lì)信號(hào)配置偏差電流產(chǎn)生模塊，無(wú)需更換硬件便可實(shí)現(xiàn)輸出密鑰的變化，且可在一個(gè)時(shí)鐘周期內(nèi)輸出多位密鑰，在TSMC-LP 65nm CMOS工藝下，采用全定制方式設(shè)計(jì)具有64個(gè)輸出端口的PUF電路，版圖面積為131μm×242μm，實(shí)驗(yàn)結(jié)果表明，該P(yáng)UF電路具有良好的唯一性和隨機(jī)性，且工作在不同溫度(-40℃～125℃)和電壓(1.02V～1.32V)下的可靠性高達(dá)98.2％，可應(yīng)用于信息安全領(lǐng)域。

附圖說(shuō)明

圖1為本發(fā)明的一種NMOS零溫度系數(shù)點(diǎn)的多端口PUF電路的結(jié)構(gòu)圖；

圖2為本發(fā)明的偏差電流單元的電路圖；

圖3為本發(fā)明的電流靈敏放大器的電路圖；

圖4為NMOS管在TSMC-LP 65nm最小工藝尺寸下(W/L＝120nm/60nm)I-V特性隨溫度的變化曲線；

圖5為NMOS管參數(shù)失配時(shí)的I-V特性曲線；

圖6為本發(fā)明在4096組不同激勵(lì)下HD_inter的統(tǒng)計(jì)圖；

圖7為本發(fā)明的E(HD_inter)與激勵(lì)HW的關(guān)系；

圖8為激勵(lì)HW為1-2-4時(shí)，本發(fā)明的各端口信息熵隨激勵(lì)HW增加的擬合曲線；

圖9為激勵(lì)HW為8-16-32時(shí)，本發(fā)明的各端口信息熵隨激勵(lì)HW增加的擬合曲線；

圖10為在不同溫度(-40℃,125℃)，本發(fā)明的HD_intra的變化曲線圖；

圖11為在不同電壓(1.08V,1.32V)下，本發(fā)明的HD_intra的變化曲線圖。

具體實(shí)施方式

以下結(jié)合附圖實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。

實(shí)施例一：如圖1所示，一種NMOS零溫度系數(shù)點(diǎn)的多端口PUF電路，包括輸入寄存器、偏差電流源、判決器和擾亂模塊，輸入寄存器包括m個(gè)D觸發(fā)器，D觸發(fā)器具有輸入端、輸出端和時(shí)鐘端，m≥1，m個(gè)D觸發(fā)器的時(shí)鐘端連接且其連接端為輸入寄存器的時(shí)鐘端，m個(gè)D觸發(fā)器的輸出端構(gòu)成輸入寄存器的m個(gè)輸出端，偏差電流源包括2n個(gè)偏差電流模塊，偏差電流模塊包括m個(gè)偏差電流單元，偏差電流單元具有輸入端、零溫度系數(shù)控制端、第一輸出端和第二輸出端，n≥2，m個(gè)偏差電流單元的輸入端構(gòu)成偏差電流模塊的m個(gè)輸入端，m個(gè)偏差電流單元的零溫度系數(shù)控制端連接且其連接端為偏差電流模塊的零溫度系數(shù)控制端，m個(gè)偏差電流單元的第一輸出端連接且其連接端為偏差電流模塊的第一輸出端，m個(gè)偏差電流單元的第二輸出端連接且其連接端為偏差電流模塊的第二輸出端，判決器包括2n個(gè)電流靈敏放大器，電流靈敏放大器具有使能端、觸發(fā)端、第一輸入端、第二輸入端和輸出端，擾亂模塊包括n個(gè)二輸入異或門，二輸入異或門具有第一輸入端、第二輸入端和輸出端，輸入寄存器的m個(gè)輸出端分別與2n個(gè)偏差電流模塊的m個(gè)輸入端一一對(duì)應(yīng)連接；第j個(gè)偏差電流模塊的第一輸出端和第j個(gè)電流靈敏放大器的第一輸入端連接，第j個(gè)偏差電流模塊的第二輸出端和第j個(gè)電流靈敏放大器的第二輸入端連接，j＝1，2，…，2n，第k個(gè)電流靈敏放大器的輸出端和第k個(gè)二輸入異或門的第一輸入端連接，第n+k個(gè)電流靈敏放大器的輸出端和第k個(gè)二輸入異或門的第二輸入端連接，k＝1，2，…，n。

實(shí)施例二：如圖1所示，一種NMOS零溫度系數(shù)點(diǎn)的多端口PUF電路，包括輸入寄存器、偏差電流源、判決器和擾亂模塊，輸入寄存器包括m個(gè)D觸發(fā)器，D觸發(fā)器具有輸入端、輸出端和時(shí)鐘端，m≥1，m個(gè)D觸發(fā)器的時(shí)鐘端連接且其連接端為輸入寄存器的時(shí)鐘端，m個(gè)D觸發(fā)器的輸出端構(gòu)成輸入寄存器的m個(gè)輸出端，偏差電流源包括2n個(gè)偏差電流模塊，偏差電流模塊包括m個(gè)偏差電流單元，偏差電流單元具有輸入端、零溫度系數(shù)控制端、第一輸出端和第二輸出端，n≥2，m個(gè)偏差電流單元的輸入端構(gòu)成偏差電流模塊的m個(gè)輸入端，m個(gè)偏差電流單元的零溫度系數(shù)控制端連接且其連接端為偏差電流模塊的零溫度系數(shù)控制端，m個(gè)偏差電流單元的第一輸出端連接且其連接端為偏差電流模塊的第一輸出端，m個(gè)偏差電流單元的第二輸出端連接且其連接端為偏差電流模塊的第二輸出端，判決器包括2n個(gè)電流靈敏放大器，電流靈敏放大器具有使能端、觸發(fā)端、第一輸入端、第二輸入端和輸出端，擾亂模塊包括n個(gè)二輸入異或門，二輸入異或門具有第一輸入端、第二輸入端和輸出端，輸入寄存器的m個(gè)輸出端分別與2n個(gè)偏差電流模塊的m個(gè)輸入端一一對(duì)應(yīng)連接；第j個(gè)偏差電流模塊的第一輸出端和第j個(gè)電流靈敏放大器的第一輸入端連接，第j個(gè)偏差電流模塊的第二輸出端和第j個(gè)電流靈敏放大器的第二輸入端連接，j＝1，2，…，2n，第k個(gè)電流靈敏放大器的輸出端和第k個(gè)二輸入異或門的第一輸入端連接，第n+k個(gè)電流靈敏放大器的輸出端和第k個(gè)二輸入異或門的第二輸入端連接，k＝1，2，…，n。

如圖2所示，本實(shí)施例中，偏差電流單元包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1和第二NMOS管N2，第一PMOS管P1的柵極和第二PMOS管P2的柵極連接且其連接端為偏差電流單元的輸入端，第一PMOS管P1的漏極和第一NMOS管N1的漏極連接，第二PMOS管P2的漏極和第二NMOS管N2的漏極連接，第一NMOS管N1的柵極和第二NMOS管N2的柵極連接且其連接端為偏差電流單元的零溫度系數(shù)控制端，第一NMOS管N1的源極和第二NMOS管N2的源極均接地，第一PMOS管P1的源極為偏差電流單元的第一輸出端，第二PMOS管P2的源極為偏差電流單元的第二輸出端。

如圖3所示，本實(shí)施例中，電流靈敏放大器包括第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第三NMOS管N3、第四NMOS管N4、第一二輸入與非門NAND1和第二二輸入與非門NAND2，第一二輸入與非門NAND1和第二二輸入與非門NAND2分別具有第一輸入端、第二輸入端和輸出端，第三PMOS管P3的柵極和第六PMOS管P6的柵極連接且其連接端為電流靈敏放大器的觸發(fā)端，第三PMOS管P3的源極、第四PMOS管P4的源極、第五PMOS管P5的源極、第六PMOS管P6的源極和第七PMOS管P7的漏極連接，第七PMOS管P7的柵極為電流靈敏放大器的使能端，第七PMOS管P7的源極接入電源，第三PMOS管P3的漏極、第四PMOS管P4的漏極、第五PMOS管P5的柵極、第三NMOS管N3的漏極、第四NMOS管N4的柵極和第一二輸入與非門NAND1的第一輸入端連接，第五PMOS管P5的漏極、第六PMOS管P6的漏極、第四PMOS管P4的柵極、第四NMOS管N4的漏極、第三NMOS管N3的柵極和第二二輸入與非門NAND2的第二輸入端連接，第三NMOS管N3的源極為電流靈敏放大器的第一輸入端，第四NMOS管N4的源極為電流靈敏放大器的第二輸入端，第一二輸入與非門NAND1的第二輸入端和第二二輸入與非門NAND2的輸出端連接，第二二輸入與非門NAND2的第一輸入端和第一二輸入與非門NAND1的輸出端連接且其連接端為電流靈敏放大器的輸出端。

圖4給出了NMOS管在TSMC-LP 65nm最小工藝尺寸下(W/L＝120nm/60nm)I-V特性隨溫度的變化曲線。從圖4可以發(fā)現(xiàn)，在相同柵源電壓(V_GS)下，NMOS管的漏電流(I_D)會(huì)隨著溫度的變化而變化，表明溫度會(huì)影響NMOS管的漏電流；同時(shí)還可以發(fā)現(xiàn)不同溫度的I-V曲線相交于一點(diǎn)，這個(gè)點(diǎn)稱為NMOS管的ZTC點(diǎn)(零溫度系數(shù)點(diǎn))，該點(diǎn)坐標(biāo)為(852mV，23.5μA)。此時(shí)NMOS管的I_D在溫度變化時(shí)保持恒定，因此工作在零溫度系數(shù)點(diǎn)的NMOS管具有更高的魯棒性。圖5給出了NMOS管參數(shù)失配時(shí)的I-V特性曲線，M1、M2、M3、M4、M5分別表示不同失配參數(shù)下的NMOS管。分析圖5可以發(fā)現(xiàn)不同失配參數(shù)下的NMOS管具有不同的ZTC點(diǎn)，同時(shí)發(fā)現(xiàn)不同ZTC點(diǎn)的V_GS幾乎相等，也就是說(shuō)此時(shí)NMOS管具有不同的漏電流，但均不受溫度變化的影響，滿足提高PUF電路可靠性的第二種條件(增強(qiáng)待對(duì)比偏差信號(hào)對(duì)非工藝參數(shù)的魯棒性)。因此，可以利用NMOS管的ZTC點(diǎn)特性構(gòu)建高可靠性PUF電路。

以下分別通過(guò)實(shí)驗(yàn)驗(yàn)證本發(fā)明的唯一性、隨機(jī)性和可靠性。

唯一性表征同一結(jié)構(gòu)PUF電路的任意個(gè)體與其他個(gè)體的區(qū)分度，即產(chǎn)生唯一標(biāo)識(shí)自身數(shù)字信息的能力。通常采用統(tǒng)計(jì)同一結(jié)構(gòu)PUF不同個(gè)體輸出響應(yīng)間漢明距離(Hamming Distance，HD)的方式衡量。本發(fā)明的PUF電路激勵(lì)長(zhǎng)度為64bit時(shí)，激勵(lì)的有效漢明重量(Hamming Weight，HW)為1～64。為了實(shí)驗(yàn)結(jié)果的準(zhǔn)確性，每種HW的激勵(lì)隨機(jī)選取64組(不重復(fù))，則共選取4096組(64x64)不同激勵(lì)。在同一組激勵(lì)下對(duì)所提PUF電路進(jìn)行10000次Monte Carlo仿真(k＝10000)，得到10000個(gè)長(zhǎng)度為64bit(N＝64)的輸出響應(yīng)，計(jì)算HD_inter，得到本發(fā)明PUF電路在4096組不同激勵(lì)下HD_inter的統(tǒng)計(jì)圖如圖6所示。分析圖6可知，本發(fā)明計(jì)算E(HD_inter)為49.6％非常接近理想值(50％)。圖7為本發(fā)明的E(HD_inter)與激勵(lì)HW的關(guān)系，由圖7可知E(HD_inter)在不同激勵(lì)HW下圍繞50％上下波動(dòng)。

信息熵可用于定量分析一個(gè)信源的隨機(jī)(混亂)程度。目前可以使用信息熵來(lái)評(píng)價(jià)PUF輸出響應(yīng)的隨機(jī)性，從而評(píng)估PUF電路的安全性為準(zhǔn)確測(cè)試所提PUF各端口輸出響應(yīng)的信息熵，選擇6種HW逐次增加的激勵(lì)(1、2、4、8、16、32)，對(duì)于每一種HW的激勵(lì)隨機(jī)選取64組(不重復(fù))，在每一組激勵(lì)下進(jìn)行10000次Monte Carlo仿真，計(jì)算各端口輸出數(shù)據(jù)中邏輯電平0和邏輯電平1的概率，并計(jì)算信息熵。各端口信息熵隨激勵(lì)HW變化的擬合曲線如圖8和圖9所示，分析圖8和圖9可知在不同激勵(lì)HW下各端口信息熵均大于0.97，因此該P(yáng)UF電路輸出數(shù)據(jù)具有較高的隨機(jī)性。

可靠性作為PUF電路的重要性能指標(biāo)，用于說(shuō)明PUF電路在不同工作環(huán)境中的性能。通常采用統(tǒng)計(jì)PUF電路工作在不同環(huán)境中的片內(nèi)漢明距離(HD_intra)的方式衡量。首先在1.2V/25℃條件下，對(duì)本發(fā)明的電路施加4096組激勵(lì)(每種HW的激勵(lì)隨機(jī)選取64組)，從而得到4096組長(zhǎng)度為64bit的輸出響應(yīng)，以此作為參考響應(yīng)。然后使電路工作在不同的溫度和電壓條件下，在每一種條件下施加與參考響應(yīng)相同的激勵(lì)，統(tǒng)計(jì)輸出響應(yīng)相對(duì)于參考響應(yīng)改變的位數(shù)，統(tǒng)計(jì)結(jié)果如圖10和圖11所示，本發(fā)明的可靠性為98.2％。