本發(fā)明涉及數(shù)字信號(hào)處理技術(shù)領(lǐng)域，特別是一種數(shù)字信道化的實(shí)現(xiàn)方法。

背景技術(shù)：

數(shù)字信道化是一種重要的數(shù)字信號(hào)處理方法，有著廣泛的應(yīng)用。目前實(shí)現(xiàn)數(shù)字信道化的平臺(tái)有DSP、FPGA、ASIC等，用DSP等通用數(shù)字信號(hào)處理器實(shí)現(xiàn)會(huì)受限于運(yùn)行速度慢、數(shù)據(jù)吞吐量不足，用FPGA、ASIC這類硬件性質(zhì)的芯片實(shí)現(xiàn)會(huì)受限于資源、面積。目前實(shí)現(xiàn)數(shù)字信道化的方法有兩種：①基于低通濾波器組的數(shù)字信道化；②基于多相濾波結(jié)構(gòu)的數(shù)字信道化。

低通濾波器組的數(shù)字信道化結(jié)構(gòu)中，先用一組數(shù)字下變頻將信號(hào)的不同頻帶變到基帶，再通過一組低通濾波器濾出不同頻帶的基帶信號(hào)，再抽取。低通濾波器組結(jié)構(gòu)的信道化資源消耗巨大、運(yùn)算浪費(fèi)嚴(yán)重，不適合直接實(shí)現(xiàn)。

多相濾波結(jié)構(gòu)的數(shù)字信道化是由低通濾波器組結(jié)構(gòu)推導(dǎo)出來的高效結(jié)構(gòu)，能大幅度減少所需要的運(yùn)算量。多相濾波結(jié)構(gòu)是先將輸入信號(hào)抽取，然后用原型濾波器的多相分量進(jìn)行濾波，最后對(duì)多路濾波的輸出進(jìn)行DFT運(yùn)算得到各信道的輸出。多相濾波結(jié)構(gòu)將抽取轉(zhuǎn)移到濾波前面，每個(gè)支路共享一個(gè)原型濾波器，可以用FFT運(yùn)算代替DFT運(yùn)算。與低通濾波器組相比，多相濾波結(jié)構(gòu)能大量減少運(yùn)算量，是目前信道化的首選方法。但是在FPGA、ASIC中實(shí)現(xiàn)多相濾波結(jié)構(gòu)還存在一些問題，抽取后數(shù)據(jù)率降低很多，如果以抽取后的數(shù)據(jù)率進(jìn)行后續(xù)運(yùn)算，不能充分發(fā)揮FPGA、ASIC的高速性能，資源浪費(fèi)嚴(yán)重；如果以抽取前的數(shù)據(jù)率進(jìn)行后續(xù)運(yùn)算，采用時(shí)分復(fù)用的方式進(jìn)行后續(xù)運(yùn)算，雖然能充分發(fā)揮FPGA、ASIC的高速特性、降低資源消耗，但是需要處理跨時(shí)鐘域問題、控制也將變得很復(fù)雜。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述技術(shù)問題，本發(fā)明提供了一種新的高效信道化結(jié)構(gòu)，運(yùn)算量與多相濾波信道化結(jié)構(gòu)相當(dāng)。在FPGA、ASIC中實(shí)現(xiàn)該結(jié)構(gòu)時(shí)，整個(gè)結(jié)構(gòu)都能以最快的時(shí)鐘運(yùn)行，既能充分發(fā)揮FPGA、ASIC的高速特性、降低資源消耗，也不需要復(fù)雜的控制。

本發(fā)明提供的一種均勻信道化的實(shí)現(xiàn)方法，其特征在于，包括：

確定信道化數(shù)目：根據(jù)每個(gè)信道帶寬與信號(hào)的采樣率確定信道化的數(shù)目D；D取偶數(shù)；

設(shè)計(jì)低通濾波器：低通濾波器h₁[n]的系數(shù)個(gè)數(shù)不為D的整數(shù)倍時(shí)，則在h₁[n]的后面補(bǔ)零得到h[n]，h[n]的系數(shù)個(gè)數(shù)是D的N倍；N為正整數(shù)；

濾波器系數(shù)分組：倒序h[n]的系數(shù)得到h₂[n]，將h₂[n]的N×D個(gè)系數(shù)順序、均勻分成N組，每組系數(shù)為D個(gè)；

信道化偶數(shù)輸出：輸入信號(hào)x[n]分別延遲KD，K＝0,1,…,N-1，得到N路信號(hào)，N路信號(hào)在節(jié)拍控制下按D個(gè)數(shù)據(jù)為一幀分別與N組濾波器系數(shù)中的D個(gè)系數(shù)相乘并對(duì)應(yīng)相加，得到D個(gè)數(shù)據(jù)輸出，再對(duì)這D個(gè)數(shù)據(jù)進(jìn)行D點(diǎn)DFT運(yùn)算即得到D個(gè)信道化偶數(shù)輸出結(jié)果；

信道化奇數(shù)輸出：輸入信號(hào)x[n]分別延遲KD+D/2，K＝0,1,…,N-1，得到N路信號(hào)，N路信號(hào)在節(jié)拍控制下按D個(gè)數(shù)據(jù)為一幀分別與N組濾波器系數(shù)中的D個(gè)系數(shù)相乘并對(duì)應(yīng)相加，得到D個(gè)數(shù)據(jù)輸出，再對(duì)這D個(gè)數(shù)據(jù)進(jìn)行D點(diǎn)DFT運(yùn)算，對(duì)DFT運(yùn)算得到的D個(gè)數(shù)據(jù)中序號(hào)為奇數(shù)的數(shù)據(jù)再分別乘以-1，即得到D個(gè)信道化奇數(shù)輸出結(jié)果，DFT運(yùn)算得到的D個(gè)數(shù)據(jù)的序號(hào)依次為0、1、2、…、D-1；

輸出信道化結(jié)果：根據(jù)控制節(jié)拍，交替輸出信道化偶數(shù)輸出結(jié)果和信道化奇數(shù)輸出結(jié)果。

優(yōu)選的，D為不小于fs/BW的偶數(shù)，其中fs為信號(hào)的采樣率，BW為每個(gè)信道的帶寬。

優(yōu)選的，設(shè)計(jì)低通濾波器的步驟中：采用信道一半交疊的方式劃分信道，在阻帶抑制需求下得到低通濾波器h₁[n]。

由于采用了上述技術(shù)方案，本發(fā)明具有以下優(yōu)點(diǎn)：

本發(fā)明能充分利用FPGA、ASIC上的資源高效地實(shí)現(xiàn)均勻信道化。本發(fā)明所有運(yùn)算都在同一個(gè)時(shí)鐘控制下進(jìn)行，不存在抽取操作、時(shí)鐘域過渡、資源時(shí)分復(fù)用等，同時(shí)結(jié)構(gòu)簡單，非常適合在硬件上實(shí)現(xiàn)。

附圖說明

本發(fā)明將通過例子并參照附圖的方式說明，其中：

圖1為本發(fā)明的數(shù)據(jù)處理流程圖。

圖2為本發(fā)明中低通濾波器的時(shí)頻特性圖。

圖3為驗(yàn)證實(shí)驗(yàn)中的輸入信號(hào)時(shí)頻圖。

圖4為本發(fā)明通道1輸出結(jié)果與信道1中心頻率變頻濾波結(jié)果對(duì)比。

圖5為本發(fā)明通道2輸出結(jié)果與信道2中心頻率變頻濾波結(jié)果對(duì)比。

具體實(shí)施方式

本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了互相排斥的特征和/或步驟以外，均可以以任何方式組合。

本說明書中公開的任一特征，除非特別敘述，均可被其他等效或具有類似目的的替代特征加以替換。即，除非特別敘述，每個(gè)特征只是一系列等效或類似特征中的一個(gè)例子而已。

如圖1所示，本發(fā)明為實(shí)現(xiàn)上述目的，本發(fā)明包括以下步驟：

確定信道化數(shù)目：根據(jù)系統(tǒng)對(duì)每個(gè)信道帶寬的需求和信號(hào)的采樣率可確定信道化的數(shù)目D，具體的D為不小于fs/BW的偶數(shù)，其中fs為信號(hào)的采樣率，BW為每個(gè)信道的帶寬。

本發(fā)明中采用信道一半交疊的方式劃分信道，為保證不模糊，信道化后的抽取率為D/2，故D應(yīng)為偶數(shù)。

設(shè)計(jì)低通濾波器：采用信道一半交疊的方式劃分信道，在阻帶抑制需求下得到低通濾波器h₁[n]。如果濾波器系數(shù)的個(gè)數(shù)不是D的整數(shù)倍，則在h₁[n]的后面補(bǔ)零得到h[n]，使h[n]的系數(shù)的個(gè)數(shù)是D的N倍，h[n]即為設(shè)計(jì)的低通濾波器表達(dá)式。

信道一半交疊是指每個(gè)信道的單邊過渡帶(高或低)是通帶的一半，畫出每個(gè)信道的幅頻曲線，相鄰信道有一半的帶寬是重疊的，且所有信道的通帶之和覆蓋整個(gè)帶寬。

濾波器系數(shù)分組：倒序h[n]的系數(shù)得到h₂[n]，將h₂[n]的N×D個(gè)系數(shù)順序、均勻分成N組，每組系數(shù)為D個(gè)。N組系數(shù)分別對(duì)應(yīng)圖1中的CoefVec1、CoefVec2、…、CoefVecN。

信道化偶數(shù)輸出：輸入信號(hào)x[n]分別延遲KD(K＝0,1,…,N-1)，得到N路信號(hào)，N路信號(hào)在節(jié)拍控制下按D個(gè)數(shù)據(jù)為一幀分別與N組濾波器系數(shù)相乘并對(duì)應(yīng)相加得到D個(gè)數(shù)據(jù)，再對(duì)這D個(gè)數(shù)據(jù)進(jìn)行D點(diǎn)DFT運(yùn)算即得到D個(gè)信道下變?yōu)V波抽取D/2后的偶數(shù)輸出結(jié)果。

這里的相乘并對(duì)應(yīng)相加是指N路信號(hào)在節(jié)拍控制下分別輸出一幀數(shù)據(jù)，N路信號(hào)的一幀數(shù)據(jù)(D點(diǎn)數(shù)據(jù))分別與N組濾波器系數(shù)對(duì)應(yīng)相乘(每組包含D個(gè)系數(shù))，之后N路信號(hào)的第一個(gè)乘積結(jié)果相加得到即將進(jìn)行DFT運(yùn)算的第一個(gè)輸入數(shù)據(jù)點(diǎn)，N路信號(hào)的第二個(gè)乘積結(jié)果相加得到即將進(jìn)行DFT運(yùn)算的第二個(gè)輸入數(shù)據(jù)點(diǎn)，依次類推，N路信號(hào)的第D個(gè)乘積結(jié)果相加得到即將進(jìn)行DFT運(yùn)算的第D個(gè)輸入數(shù)據(jù)點(diǎn)。

信道化奇數(shù)輸出：輸入信號(hào)x[n]分別延遲KD+D/2(K＝0,1,…,N-1)得到N路信號(hào)，N路信號(hào)在節(jié)拍控制下按D個(gè)數(shù)據(jù)為一幀分別與所述N組濾波器系數(shù)相乘并對(duì)應(yīng)相加得到D個(gè)數(shù)據(jù)點(diǎn)，再對(duì)這D個(gè)數(shù)據(jù)點(diǎn)進(jìn)行D點(diǎn)DFT運(yùn)算。再將D點(diǎn)DFT運(yùn)算的結(jié)果中序號(hào)為基數(shù)的數(shù)據(jù)分別乘以-1，即得到D個(gè)信道下變?yōu)V波抽取D/2后的奇數(shù)輸出結(jié)果。設(shè)DFT運(yùn)算結(jié)果為m[0]、m[1]、m[2]、…、m[D-1]，將其中序號(hào)為1、3、5、…、D-1的數(shù)據(jù)乘以-1(D為偶數(shù))，序號(hào)為偶數(shù)的數(shù)據(jù)不變，作為D個(gè)信道下變?yōu)V波抽取D/2后的奇數(shù)輸出結(jié)果，即結(jié)果為m[0]、-m[1]、m[2]、-m[3]、…、-m[D-1]。

本步驟中的相乘并對(duì)應(yīng)相加的含義與前一步驟相同。

輸出信道化結(jié)果：根據(jù)控制節(jié)拍，交替輸出信道化偶數(shù)輸出和信道化奇數(shù)輸出，輸出的數(shù)據(jù)流即為D個(gè)信道下變?yōu)V波抽取D/2后的結(jié)果。

從圖1數(shù)據(jù)處理流程圖可以看出，該方法在DFT運(yùn)算前不存在抽取，抽取是通過滑幀DFT實(shí)現(xiàn)的，具有適合硬件實(shí)現(xiàn)的優(yōu)點(diǎn)。應(yīng)用本發(fā)明在FPGA、ASIC上實(shí)現(xiàn)信道化時(shí)，能充分利用這類器件的高速特性。

為了證明本發(fā)明與傳統(tǒng)的低通濾波器組方法有相同的效果，實(shí)驗(yàn)輸入時(shí)域上重疊、頻域上可分的兩個(gè)信號(hào)的和，分別用本方法與低通濾波器組方法進(jìn)行信道化，并對(duì)比相同信道的結(jié)果。

設(shè)置仿真條件為：采樣率為800Hz，仿真時(shí)間為2s；信號(hào)1是起始頻率為51Hz，調(diào)頻斜率為2Hz/s的線性調(diào)頻信號(hào)；信號(hào)2是頻率為103Hz的單載頻信號(hào)；原型低通濾波器是用MATLAB濾波器工具設(shè)計(jì)的，通帶頻率為25Hz，截止頻率為50Hz；信道化數(shù)目為D＝16。圖2是原型低通濾波器的時(shí)頻圖，圖3是兩個(gè)信號(hào)和的時(shí)頻圖。

圖4和圖5是兩種方法信道化后存在信號(hào)的信道輸出對(duì)比。兩圖左邊的圖是本方法信道化后的信號(hào)，右邊的圖是用本方法相應(yīng)信道的中心頻率對(duì)輸入信號(hào)下變頻，然后通過低通濾波器，再抽取后的結(jié)果。從圖中可以看出，本方法確實(shí)和濾波器組信道化方法具有相同的效果。

本發(fā)明并不局限于前述的具體實(shí)施方式。本發(fā)明擴(kuò)展到任何在本說明書中披露的新特征或任何新的組合，以及披露的任一新的方法或過程的步驟或任何新的組合。