專利名稱：并行時分多路數(shù)據(jù)流與各個串行數(shù)據(jù)流互換方法及轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將一個并行時分多路數(shù)據(jù)流轉(zhuǎn)換成各個串行數(shù)據(jù)流的方法、反向方法及完成該方法的轉(zhuǎn)換器。
這樣的方法及相應(yīng)轉(zhuǎn)換器可從例如《電子通信》第64卷，No.2/3，1990年，第156至165頁上的D.Bottle等的文章“AlcatelATM耦合域及其性質(zhì)”尤其是圖7及有關(guān)說明中加以了解。所說明的是交換技術(shù)中的一個組合的空間和時間耦合單元。它具有32個串行輸入端和32個串行輸出端。每個輸入數(shù)據(jù)流和每個輸出數(shù)據(jù)流是由若干單獨(dú)時分多路數(shù)據(jù)流組合成的，在后者之間可以進(jìn)行各種交換。該例中，數(shù)據(jù)流是異步地組合到一個ATM(異步傳送方式)數(shù)據(jù)流中的。也有用于同步多路STM(同步傳送方式)數(shù)據(jù)流的可比耦合單元。交換發(fā)生在這種情形由一個多路復(fù)用器將所有輸入數(shù)據(jù)流組合到一個超級多路數(shù)據(jù)流，輸入到一個中央存儲器，以不同次序從中央存儲器中讀出，形成一個第二超級多路數(shù)據(jù)流然后由一個多路分配器分配至各個輸出端。
鑒于各種原因，在所引用的文章及其他例子中，超級多路數(shù)據(jù)是并行格式的。一個原因是采用并行處理后可降低處理速度。另一個原因是當(dāng)數(shù)據(jù)流的相應(yīng)部分(例如STM中的數(shù)據(jù)字，或ATM中的單元或至少較大部分單元)存儲在中央存儲器時，它們必須一起存儲，以能夠進(jìn)行并行處理。
該例的方案在輸入和輸出側(cè)具有一個中間步驟，在此數(shù)據(jù)流是并行格式的，而不是或不再是超級多路數(shù)據(jù)流。這些中間步驟必然含有大量線路，然而它僅能以顯然降低的傳輸速度工作。實(shí)際上，有可能改變轉(zhuǎn)換次序，使得一個串行超級多路數(shù)據(jù)流用作中間步驟。然而，需要極高傳輸速度，這在本技術(shù)領(lǐng)域內(nèi)通常是不可能的。
多路分配和并行-串行轉(zhuǎn)換器是構(gòu)造在一起的，使得多路分配和并行-串行轉(zhuǎn)換在單一進(jìn)程內(nèi)實(shí)現(xiàn)。逆向運(yùn)行進(jìn)程也是這樣。
一個特別有利的版本在于利用特別結(jié)構(gòu)的讀-寫存儲器，所謂應(yīng)用程序?qū)Ｓ玫腞AM。該例中使用了具有單獨(dú)輸入端和輸出端的存儲器(雙端口RAM)。整個存儲器被分成單獨(dú)可激勵的分區(qū)。與如觸發(fā)器這樣的其他存儲單元相比，RAM存儲單元具有極簡單的結(jié)構(gòu)。與傳統(tǒng)構(gòu)造的(兩級)轉(zhuǎn)換器相比，根據(jù)本發(fā)明的整個轉(zhuǎn)換器所需的芯片表面僅為原轉(zhuǎn)換器的20%。即使這樣，當(dāng)為異步操作設(shè)置雙重的存儲器，并以公認(rèn)的方式交替地寫入一個而從另一個讀出時，有相當(dāng)大的節(jié)省。
下面，根據(jù)結(jié)構(gòu)舉例并參照


本發(fā)明。
圖1至圖4用電路框圖形式給出根據(jù)本發(fā)明的轉(zhuǎn)換器的結(jié)構(gòu)舉例。
圖1所示為轉(zhuǎn)換器的第一結(jié)構(gòu)舉例，該轉(zhuǎn)換器用于將一個并行時分多路數(shù)據(jù)流DIPM轉(zhuǎn)換成n個單個串行數(shù)據(jù)流DOSS1，DOSS2，…，DOSSn，它具有一個用于在并行側(cè)輸入數(shù)據(jù)的驅(qū)動裝置WDP，n個各有一個指定的移位寄存器SR1，SR2，…，SRn的中間數(shù)據(jù)存儲器M1，M2，…，Mn，在串行側(cè)RSS1，RSS2，…，RSSn的n個讀出放大器，每個都具有一個順向并行-串行轉(zhuǎn)換器PS1，PS2，…，PSn，以及一個在并行側(cè)的解碼裝置DSKP。每個中間數(shù)據(jù)存儲器由64個單個存儲單元組成，以16線4列設(shè)置。存儲單元MC2ik是一例。圖1還示出并行側(cè)解碼裝置DEKP與外部總線BUS的連接。
待轉(zhuǎn)換的數(shù)據(jù)流DIPM到達(dá)時分多路復(fù)用器的64條并行線。這64條并行線的每一條被分配到每一個中間數(shù)據(jù)存儲器M1，M2，…，Mn的一個存儲單元，而分配到相同線的所有存儲單元的輸入端是并行連接的。由于這一并行連接，每條線中加一個驅(qū)動器;所有這些驅(qū)動器一起形成并行側(cè)的驅(qū)動裝置WDP。
中間存儲器的所有64個存儲單元的輸入端可以由解碼裝置DEKP同時激勵，然后將數(shù)據(jù)流DIPM的一個完整64位字寫入該中間存儲器。
64位數(shù)據(jù)字的待交換時分多路數(shù)據(jù)流，僅在與ATM中的異步時分多路復(fù)用一起使用時才是常見的。16位數(shù)據(jù)字經(jīng)常用在STM中。
在ATM中，必須經(jīng)過總線BUS從外界告知解碼裝置DEKP，各64位數(shù)據(jù)字屬于各個串行數(shù)據(jù)流DOSS1，DOSS2，…，DOSSn中的哪一個，以便為寫操作激勵正確的中間存儲器。在STM的情形下，必須循環(huán)起動各中間存儲器;這種情況下，總線BUS將用于對計數(shù)器計時和同步。
原理上，從中間存儲器M1，M2，…，Mn讀出數(shù)據(jù)是逐位進(jìn)行的，但是該例中，以每組4個進(jìn)行。對于專家而言，這種將認(rèn)為是串行的數(shù)據(jù)流加以部分并行化，或者將認(rèn)為是并行的數(shù)據(jù)流加以部分串行化的做法是相當(dāng)普遍和熟知的。例如，48位字的數(shù)據(jù)流可以并行化為16位字寬，三個這樣連續(xù)的16位字可以一起處理。
這樣，在本例中，四個存儲單元是同時讀的，經(jīng)過各自分配的串行側(cè)讀出放大器RSS1，RSS2，…，RSSn讀入所分配的并行-串行轉(zhuǎn)換器PS1，PS2，…，PSn，從這里以完全串行格式讀出。為此目的，一個中間存儲器的同一線上的所有四個存儲單元的輸出端能夠同時被激勵以讀出，例如，通過將它們從高阻狀態(tài)切換到低阻狀態(tài)。輸出端是按列并行連接的，并通過讀出放大器連至并行-串行轉(zhuǎn)換器的輸入端。
從中間存儲器的數(shù)據(jù)讀出是由移位寄存器SR1，SR2，…，SRn控制的。當(dāng)一個數(shù)據(jù)字進(jìn)入所分配的中間存儲器時，每個移位寄存器的起始處接收一個“1”。該“1”移過該移位寄存器，并以逐線的次序激勵四個存儲單元的每個輸出端。然后再將一個“0”放入移位寄存器的起始處。
單個位置情形下，數(shù)據(jù)的讀出控制是更簡單的。當(dāng)數(shù)據(jù)字必須從輸入端到輸出端循環(huán)分配時，出現(xiàn)這種情形。該種情形下，部分線讀出相對于相鄰中間存儲器移動一條線。例如，如果讀中間存儲器的線7，則前一中間存儲器的線8和下一中間存儲器的線6必須同時讀。所有涉及到的存儲單元能夠由一條公共讀出線激勵，它逐步地通過所有中間存儲器來實(shí)現(xiàn)。該例中總共需要16條這樣的交叉讀出線，中間存儲器的個數(shù)也為n＝16。單一移位寄存器足以用于激勵。該例中也簡化了解碼裝置DEKP，使得各列得以循環(huán)激勵以便輸入。一個用于寫的縱列線和一個用于讀出的交叉線能夠同時激勵。
圖2示出相反方向的模擬轉(zhuǎn)換器，從多個單個串行數(shù)據(jù)流DISS1，DISS2，…，DISSn轉(zhuǎn)換成一個并行化的時分多路數(shù)據(jù)流DOPM。該轉(zhuǎn)換器的結(jié)構(gòu)與圖1中的相同，只是數(shù)據(jù)流向正好相反。該情形下，圖1的并行-串行轉(zhuǎn)換器由串行-并行轉(zhuǎn)換器SP1，SP2，…，SPn取代，在串行側(cè)的讀出放大器由串行側(cè)驅(qū)動器WDS1，WDS2，…，WDSn代替，用于輸入數(shù)據(jù)，它們?nèi)〈瞬⑿袀?cè)驅(qū)動裝置WDP的作用，WDP由讀出放大裝置RSP取代。該轉(zhuǎn)換器內(nèi)存儲單元的輸出端按線并行連接，而輸入端按列連接。并行側(cè)的解碼裝置DEKP同時激勵一個中間存儲器的所有64個存儲單元的輸出端，以讀出數(shù)據(jù)，而移位寄存器SR1，SR2，…，SRn在相應(yīng)中間存儲器的同一線上激勵四個存儲單元，以送入數(shù)據(jù)。然后，當(dāng)在相應(yīng)數(shù)據(jù)流DISS1，DISS2，…，DISSn中開始一個新的64位數(shù)據(jù)字時，將一個“1”送入一個移位寄存器。
圖3和圖4的轉(zhuǎn)換器是圖1和圖2的轉(zhuǎn)換器的修改的舉例。修改包括由解碼電路取代了移位寄存器，通過解碼電路訪問存儲器單元。這些解碼電路實(shí)際上是模-16計數(shù)器，與串行側(cè)讀出放大器結(jié)合在一起并入串行側(cè)的讀出和解碼電路RSD1，RSD2，…，RSDn，或與串行側(cè)的驅(qū)動器結(jié)合在一起并入串行側(cè)的驅(qū)動和解碼電路WDD1，WDD2，…，WDDn。
另一個可能修改包括將中間存儲器本身改變成移位寄存器。沒有給出該修改的附圖。電路框圖與圖3和圖4相同，只是框名不同。專家僅需一點(diǎn)指示。圖3和圖4的中間存儲器的每列將由一個移位寄存器取代，它在圖3的模擬情形下，并行寫而串行讀，而在圖4的模擬情形下，串行寫而并行讀。
權(quán)利要求
1.將一個并行時分多路數(shù)據(jù)流(DIPM)轉(zhuǎn)換為各個串行數(shù)據(jù)流(DOSS1，DOSS2，…，DOSSn)的方法，其中各個并行數(shù)據(jù)字是并行寫入并從多個緩沖區(qū)之一串行讀出的，其特征在于每個并行數(shù)據(jù)字是同時送到所有緩沖區(qū)(M1，M2，…，Mn)的輸入端的，還在于對于每個數(shù)據(jù)字，只有一個緩沖區(qū)能夠輸入。
2.將兩個或多個單個串行數(shù)據(jù)流(DISS1，DISS2，…，DISSn)轉(zhuǎn)換為單個并行時分多路數(shù)據(jù)流(DOPM)的方法，其中每個串行數(shù)據(jù)流的一個數(shù)據(jù)字是串行寫入并從與所述數(shù)據(jù)流相聯(lián)的一個緩沖區(qū)(M1，M2，…，Mn)中并行讀出的，其特征在于所有緩沖區(qū)的所有并行輸出是同時讀出的，并還在于一次僅有一個緩沖區(qū)能夠輸出。
3.將一個并行時分多路數(shù)據(jù)流(DIPM)轉(zhuǎn)換為各個串行數(shù)據(jù)流(DOSS1，DOSS2，…，DOSSn)的方法，每個串行數(shù)據(jù)流包括一個緩沖區(qū)(M1，M2，…，Mn)，它能夠并行寫入和串行讀出，其特征在于所有緩沖并行連到輸入端，每個緩沖區(qū)的輸入端可被允許工作，在并行側(cè)設(shè)置一個解碼裝置(DEKP)，一次僅能允許一個緩沖區(qū)工作。
4.將兩個或多單個串行數(shù)據(jù)流(DISS1，DISS2，…，DISSn)轉(zhuǎn)換為一個單個并行時分多路數(shù)據(jù)流(DOPM)，每個串行數(shù)據(jù)流包括一個緩沖區(qū)(M1，M2，…，Mn)，能夠串行寫入和并行讀出，其特征在于所有緩沖并行連接到輸出端，每個緩沖區(qū)的輸出端可以被允許工作，在并行側(cè)設(shè)置一個解碼裝置(DEKP)，一次僅能允許一個緩沖區(qū)輸出。
5.權(quán)利要求3或4的轉(zhuǎn)換器，其特征在于每個緩沖是一個移位寄存器。
6.權(quán)利要求3的轉(zhuǎn)換器，其特征在于每個緩沖區(qū)包括數(shù)個存儲單元(MC2ik)，后者具有能夠一起輸入的輸入端和單獨(dú)輸出的輸出端，還在于所有輸出端并行連接，并且對于每個緩沖區(qū)，在串行側(cè)設(shè)置一個解碼裝置(SR1，SR2，…，SRn;RSD1，RSD2，…，RSDn)，用于循環(huán)地使存儲單元能夠輸出。
7.權(quán)利要求4的轉(zhuǎn)換器，其特征在于每個緩沖區(qū)包括多個存儲單元(MC2ik)，具有能夠一起輸出的輸出端，單獨(dú)輸入的輸入端，還在于所有輸入端并行連接，并且對于每個緩沖區(qū)，在串行側(cè)設(shè)置一個解碼裝置(SR1，SR2，…，SRn;WDD1，WDD2，…，WDDn)，用于循環(huán)地允許輸入。
8.權(quán)利要求6或7的轉(zhuǎn)換器，其特征在于串行側(cè)的解碼裝置是移位寄存器(SR1，SR2，…，SRn)。
全文摘要
將一個并行時分多路數(shù)據(jù)流轉(zhuǎn)換為各個串行數(shù)據(jù)流的方法，其中各個并行數(shù)據(jù)字并行寫入并從多個緩沖區(qū)中串行讀出，每個并行數(shù)據(jù)字同時送到所有緩沖區(qū)的并行輸入端，對于每個數(shù)據(jù)字，僅允許一個緩沖區(qū)輸入。將兩個或多個單個串行數(shù)據(jù)流轉(zhuǎn)換為單個并行時分多路數(shù)據(jù)流的方法，每個串行數(shù)據(jù)流具有一個緩沖區(qū)，能夠串行寫入并行讀出，在輸出端所有緩沖區(qū)是并連的。
文檔編號H04J3/00GK1104395SQ9410830
公開日1995年6月28日 申請日期1994年7月13日 優(yōu)先權(quán)日1993年7月14日
發(fā)明者邁克爾·詹姆斯·圖爾 申請人:阿爾卡塔爾有限公司