專利名稱：可變長度編碼數(shù)據(jù)的譯碼裝置的制作方法
技術領域：
本發(fā)明涉及一種壓縮圖象數(shù)據(jù)的譯碼裝置，尤其是指一種對被可變長度編碼以待以具有固定區(qū)域、宏模塊余項(macroblock remainder-MR)數(shù)據(jù)和視頻段余項(VR)數(shù)據(jù)的格式記錄或傳輸?shù)膲嚎s圖象數(shù)據(jù)譯碼的裝置。
在數(shù)字式盒式磁帶錄像機中，一幀圖象被分為多個段，每個段又分成5個宏模塊。此外，每個宏模塊包括4個亮度信號的DCT塊和2個色差信號的DCT塊。
其長度因可變長度編碼的緣故而超過規(guī)定的固定區(qū)域的代碼被稱作宏模塊余項(MR)。MR被記錄在屬于相同的宏模塊的另一DCT塊的空域中。記錄在另外的DCT塊的空域后剩余的數(shù)據(jù)為視頻段余項(VR)數(shù)據(jù)。該VR數(shù)據(jù)被記錄在屬于相同段的另一宏模塊的空域中。在被記錄到另外的宏模塊的空域中后剩余的代碼均被甩掉。這是因為在編碼過程中長度固定的視頻段的處理與其它段無關。
在對如上記錄的視頻段單元的壓縮數(shù)據(jù)進行譯碼期間，首先，DCT塊單元的固定數(shù)據(jù)被完全譯碼。然后，如果存在的話，MR數(shù)據(jù)和VR數(shù)據(jù)被譯碼。
然而，在傳統(tǒng)的譯碼裝置中，需要兩個用于存儲待譯碼的壓縮數(shù)據(jù)的存儲器，以便當前被處理的段單元的數(shù)據(jù)被存儲在一個存儲器中，而接下來處理的段單元的數(shù)據(jù)被存儲在另一存儲器中。因此，由于采用了兩個段存儲器，所以硬件成本增加。
本發(fā)明的目的在于提供一種裝置，用于在存儲器中存儲一個段單元的有效固定數(shù)據(jù)、MR數(shù)據(jù)和VR數(shù)據(jù)、以及指示各數(shù)據(jù)尾端的結束標記；用于對一個DCT單元的固定區(qū)域的數(shù)據(jù)進行譯碼；用于采用表示是否有連續(xù)的MR/VR數(shù)據(jù)的MR/VR標記來讀存儲在存儲器中的壓縮數(shù)據(jù)；并用于對該壓縮數(shù)據(jù)進行游程長度譯碼。
為了實現(xiàn)上述目的，本發(fā)明提供了一種譯碼裝置，該裝置包括一個段存儲器，用于存儲一固定區(qū)域、輸入的一個段單元的MR區(qū)域和VR區(qū)域的數(shù)據(jù)、一個結束標記、和與其相對應的地址，并用于連續(xù)存儲輸入的其它各段單元的數(shù)據(jù)；一個輸入數(shù)據(jù)處理器，用于對待寫到該段存儲器的有效AC數(shù)據(jù)進行計數(shù)、產(chǎn)生寫AC數(shù)據(jù)的地址、處理輸入數(shù)據(jù)、并向該段存儲器輸出該輸入數(shù)據(jù)；一個MR/VR標記寫處理器，用于對存儲于該段存儲器中的一個段同步區(qū)段中存在的所有MR/VR標記進行計數(shù)，并產(chǎn)生存在于各DCT塊中的各MR/VR標記的寫地址；一個MR/VR標記存儲器，用于存儲在MR/VR標記寫處理器中產(chǎn)生的MR/VR標記的寫地址；一個MR/VR標記讀地址產(chǎn)生器，用于產(chǎn)生存儲在MR/VR標記存儲器中的MR/VR標記的讀地址；一個AC數(shù)據(jù)讀地址產(chǎn)生器，用于參照一個起始絕對地址來產(chǎn)生存儲在該段存儲器中的AC數(shù)據(jù)的讀地址；一個游程/幅值緩沖器，用于鎖存從該段存儲器讀取的游程/幅值數(shù)據(jù)；一個地址減小器(address reducer)，用于在讀下一個區(qū)域的數(shù)據(jù)之前清除鎖存的游程和幅值數(shù)據(jù)，并用于在從該段存儲器讀出的數(shù)據(jù)中不存在游程而僅存在幅值數(shù)據(jù)的情況下減小由于該游程和幅值而增加的地址；一個DCT塊計數(shù)器，用于對DCT塊進行計數(shù)，以在由MR/VR寫處理器計數(shù)的MR/VR標記中尋找在哪個DCT塊中存在游程/幅值緩沖器中鎖存的MR/VR數(shù)據(jù)；一個零標記處理器，用于在MR/VR標記存儲器中，當通過MR/VR數(shù)據(jù)的顯示確定當前被鎖存的DCT塊中不存在MR標記或VR標記時，控制用具有“0”值的位填充待鎖存的下一個DCT塊之前的數(shù)據(jù)的處理；和一個游程長度譯碼器，用于對鎖存在游程/幅值緩沖器的數(shù)據(jù)進行游程長度譯碼，并根據(jù)該零標記處理器的控制由填充在下一個DCT塊被譯碼之前的數(shù)據(jù)來對該數(shù)據(jù)進行譯碼。
通過參照附圖對優(yōu)選實施例的詳細描述，本發(fā)明的上述目的和優(yōu)點將變得更加清楚，附圖中

圖1是本發(fā)明譯碼裝置的框圖；圖2A表示向圖1中所示的段存儲器輸入的數(shù)據(jù)；圖2B表示存儲在圖1中所示的段存儲器中的數(shù)據(jù)格式；圖3表示向圖1中所示的游程/幅值緩沖器輸入的數(shù)據(jù)中存在游程的情況；圖4表示向圖1中所示的游程/幅值緩沖器輸入的數(shù)據(jù)中不存在游程的情況；和圖5表示圖1中所示的零標記部分的操作。
圖1顯示本發(fā)明譯碼裝置。該譯碼裝置包括段存儲器100；輸入數(shù)據(jù)處理器10；MR/VR標記寫處理器12；MR/VR標記存儲器112；MR/VR標記讀地址產(chǎn)生器116；AC數(shù)據(jù)讀地址產(chǎn)生器14；游程/幅值緩沖器16；地址減小器118；DCT塊計數(shù)器124；零標記處理器18；和游程長度譯碼器130。
段存儲器100存儲一個段單元的一個固定區(qū)域以及MR和VR區(qū)域的輸入數(shù)據(jù)、一個結束標記、和一個與其相對應的地址，并連續(xù)存儲連續(xù)輸入的另一個段單元的數(shù)據(jù)。
輸入數(shù)據(jù)處理器10對有效AC數(shù)據(jù)進行計數(shù)以將這樣的數(shù)據(jù)寫到段存儲器100，產(chǎn)生用于該AC數(shù)據(jù)的寫地址，處理輸入數(shù)據(jù)，并將處理后的數(shù)據(jù)輸出到該段存儲器。輸入數(shù)據(jù)處理器10包括AC數(shù)據(jù)寫地址產(chǎn)生器102，用于對有效AC數(shù)據(jù)進行計數(shù)以將其寫到段存儲器100，并產(chǎn)生用于寫所計數(shù)的AC數(shù)據(jù)的地址；和輸入截去部分104，用于將輸入數(shù)據(jù)(AC數(shù)據(jù)、DC數(shù)據(jù)、和結束標記)轉換成18位數(shù)據(jù)，并將其輸出到段存儲器100。
MR/VR標記寫處理器12對存在于一個段同步區(qū)段中并被存儲于段存儲器100的所有MR/VR標記進行計數(shù)，并產(chǎn)生用于寫各DCT塊中的MR/VR標記的地址。
MR/VR標記寫處理器12包括MR/VR標記計數(shù)器106，用于對存儲于段存儲器100的在一個段同步周期期間存在的所有MR/VR標記進行計數(shù)；和MR/VR寫地址產(chǎn)生器108，用于產(chǎn)生在由MR/VR標記計數(shù)器106計數(shù)的MR/VR標記中的各DCT塊中存在的MR/VR標記的寫地址。
MR/VR標記存儲器112存儲由MR/VR標記寫處理器12產(chǎn)生的MR/VR標記和MR/VR標記的寫地址。MR/VR標記讀地址產(chǎn)生器116產(chǎn)生存儲在MR/VR標記存儲器112中的MR/VR標記的讀地址。
AC數(shù)據(jù)讀地址產(chǎn)生器14參照一起始絕對地址產(chǎn)生存儲在段存儲器100中AC數(shù)據(jù)的讀地址。
AC數(shù)據(jù)讀地址產(chǎn)生器14包括起始絕對地址緩沖器110，用于存儲待首先從段存儲器100讀取的固定區(qū)域、MR區(qū)域、和VR區(qū)域的起始地址；和AC數(shù)據(jù)讀地址產(chǎn)生器114，用于從起始絕對地址緩沖器110接收絕對地址，并產(chǎn)生存儲在段存儲器中的AC數(shù)據(jù)的讀地址。
游程/幅值緩沖器16對從段存儲器100讀取的游程/幅值數(shù)據(jù)進行鎖存。地址減小器118在讀下一個區(qū)域的數(shù)據(jù)之前清除被鎖存的游程和幅值，并當在從段存儲器100讀取的數(shù)據(jù)中不存在游程而僅存在幅值數(shù)據(jù)時減小由游程和幅值增加的地址。
游程/幅值緩沖器16包括游程緩沖器120，用于對從段存儲器100讀取的游程數(shù)據(jù)進行鎖存；和幅值緩沖器122，用于對從段存儲器100讀取的幅值數(shù)據(jù)進行鎖存。
DCT塊計數(shù)器124對DCT塊進行計數(shù)，以在由MR/VR標記寫處理器12計數(shù)的MR/VR標記中尋找哪個DCT塊包括在游程/幅值緩沖器16中鎖存的MR/VR數(shù)據(jù)。
當正在MR/VR標記存儲器112中鎖存的DCT塊中是否為MR/VR數(shù)據(jù)內(nèi)容的判斷結果表明不存在MR標記或VR標記時，零標記處理器18對用具有“0”值的位填充在鎖存下一個DCT塊之前的數(shù)據(jù)的處理進行控制。
零標記處理器18包括標記模式部分126，用于判斷在MR/VR標記存儲器112中鎖存的DCT塊中是否出現(xiàn)MR/VR數(shù)據(jù)；和零標記部分128，用于當由標記模式部分126判斷不存在MR/VR標記時，控制用具有“0”值的位填充在下一個DCT塊被鎖存之前的數(shù)據(jù)的處理。
游程長度譯碼器130對在游程/幅值緩沖器16中鎖存的數(shù)據(jù)進行游程長度譯碼，并在零標記處理器18的控制下用“0”填充下一個DCT塊之前的數(shù)據(jù)。
下面描述圖1所示的裝置的詳細操作。
圖2A表示向圖1中所示的段存儲器輸入的數(shù)據(jù)的樣式。圖2B表示存儲段存儲器100中的數(shù)據(jù)格式。
圖2A所示的游程和幅值數(shù)據(jù)為有效數(shù)據(jù)，它們被存儲在段存儲器100中由AC數(shù)據(jù)寫地址產(chǎn)生器102產(chǎn)生的地址上，以接收一AC標記。結束標記被記錄在固定區(qū)域、MR區(qū)域、和VR區(qū)域的各尾部，以指示每個數(shù)據(jù)的結束。此外，MR-PRC和VR-PRC是用于表示MR區(qū)域和VR區(qū)域的有效區(qū)段的信號，DC標記是表示DCT塊起始的信號。
如圖2B所示，本發(fā)明的段存儲器100是這樣一種大小的存儲器，它在存儲一個段單元的數(shù)據(jù)后剩余一些空間。在存儲一個段單元的有效數(shù)據(jù)后其它段的數(shù)據(jù)被繼續(xù)存儲在該剩余空間中。因此，不同于采用兩個段存儲器的傳統(tǒng)譯碼裝置，本發(fā)明由于采用一個段存儲器從而能降低硬件成本。
當DC標記為低電平時由輸入截去部分104輸出的數(shù)據(jù)包括9位DC數(shù)據(jù)、1位模式數(shù)據(jù)、2位CLASS數(shù)據(jù)、4位QNO數(shù)據(jù)、一個DC標記、和一個結束標記；而當DC標記為高電平時，該數(shù)據(jù)包括一個角置位，6位游程數(shù)據(jù)、9位幅值數(shù)據(jù)、該DC標記、和該結束標記。
用于存儲固定區(qū)域、MR區(qū)域和VR區(qū)域的起始地址的起始絕對地址緩沖器110包括兩個緩沖器，分別用于存儲當前被處理的段存儲器的絕對地址和待記錄的絕對地址。
當由AC數(shù)據(jù)讀地址產(chǎn)生器114從段存儲器100讀取的數(shù)據(jù)被鎖存到游程/幅值緩沖器120和122時，游程/幅值緩沖器120和122保存該地址、對游程計數(shù)、并當存在游程時(即，當游程不是0時)增加地址。此時，地址保持信號被輸出到AC數(shù)據(jù)讀地址產(chǎn)生器114。
AC數(shù)據(jù)讀地址產(chǎn)生器114采用第一固定區(qū)域的絕對地址來讀取存儲在段存儲器100中的數(shù)據(jù)。然后，AC數(shù)據(jù)讀地址產(chǎn)生器114根據(jù)由MR/VR標記讀地址產(chǎn)生器116從MR/VR標記存儲器112讀取的MR/VR標記的出現(xiàn)而跳到MR/VR區(qū)域的絕對地址，并采用MR區(qū)域的絕對地址讀取在段存儲器100中存儲的相應地址上的MR數(shù)據(jù)。此時，在其被改變到MR區(qū)域地址之前固定區(qū)域的絕對地址被立刻更新。當該處理從MR區(qū)域改變到VR區(qū)域時執(zhí)行上述處理。通過上述處理，在由游程長度譯碼器130譯碼的數(shù)據(jù)中僅可存在固定數(shù)據(jù)；或固定數(shù)據(jù)和MR數(shù)據(jù)；或固定數(shù)據(jù)和VR數(shù)據(jù)；或固定數(shù)據(jù)、MR數(shù)據(jù)和VR數(shù)據(jù)。
游程/幅值緩沖器120和122根據(jù)數(shù)據(jù)的狀態(tài)采用4個內(nèi)部緩沖器存儲從段存儲器100讀取的數(shù)據(jù)。此時，根據(jù)地址的改變，來自段存儲器100的新數(shù)據(jù)被存儲在各緩沖器中。
當從段存儲器100讀取的固定區(qū)域的數(shù)據(jù)中存在游程時，絕對地址減小器118處理固定區(qū)域的數(shù)據(jù)，并當MR區(qū)域或VR區(qū)域的數(shù)據(jù)被處理時，在地址保持信號到達AC數(shù)據(jù)讀地址產(chǎn)生器114之前將增加的地址數(shù)據(jù)進行鎖存。例如，當?shù)刂窂墓潭▍^(qū)域改變到MR區(qū)域或從固定區(qū)域改變到VR區(qū)域時，下一個固定區(qū)域的一個非所期望數(shù)據(jù)單元被讀取，然后該地址被改變到MR區(qū)域或VR區(qū)域。這種情況如圖4所示。圖4中所示的DC，幅值數(shù)據(jù)32和游程數(shù)據(jù)1可被忽略。此時，地址減小器118減小已經(jīng)增加的地址，并采用DEL標記去除產(chǎn)生的多余游程。
如圖5所示，當標記模式部分126判定出不存在MR標記或VR標記時，零標記部分128指令游程長度譯碼器130用具有“0”值的位填充下一個DCT塊之前的數(shù)據(jù)。游程長度譯碼器130在零標記部分128的控制下用具有“0”值的位填充下一個DCT塊之前的數(shù)據(jù)，并對在游程/幅值緩沖器120和122中鎖存的數(shù)據(jù)進行游程長度譯碼。
如上所述，本發(fā)明可通過采用單個段存儲器進行數(shù)據(jù)的譯碼。
權利要求
1.一種譯碼裝置，包括一個段存儲器，用于存儲一固定區(qū)域、輸入的一個段單元的MR區(qū)域和VR區(qū)域的數(shù)據(jù)、一個結束標記、和與其相對應的地址，并連續(xù)存儲輸入的其它各段單元的數(shù)據(jù)；一個輸入數(shù)據(jù)處理器，用于對待寫到所述段存儲器的有效AC數(shù)據(jù)進行計數(shù)、產(chǎn)生AC數(shù)據(jù)的寫地址、處理輸入數(shù)據(jù)、并向所述段存儲器輸出該輸入數(shù)據(jù)；一個MR/VR標記寫處理器，用于對存儲于所述段存儲器中的一個段同步區(qū)段中存在的所有MR/VR標記進行計數(shù)，并產(chǎn)生存在于各DCT塊中的各MR/VR標記的寫地址；一個MR/VR標記存儲器，用于存儲在所述MR/VR標記寫處理器中產(chǎn)生的MR/VR標記的寫地址；一個MR/VR標記讀地址產(chǎn)生器，用于產(chǎn)生存儲在所述MR/VR標記存儲器中的MR/VR標記的讀地址；一個AC數(shù)據(jù)讀地址產(chǎn)生器，用于參照一個起始絕對地址來產(chǎn)生存儲在所述段存儲器中的AC數(shù)據(jù)的讀地址；一個游程/幅值緩沖器，用于鎖存從所述段存儲器讀出的游程/幅值數(shù)據(jù)；一個地址減小器，用于在讀下一個區(qū)域的數(shù)據(jù)之前清除鎖存的游程和幅值數(shù)據(jù)，并用于在從所述段存儲器讀出的數(shù)據(jù)中不存在游程而僅存在幅值數(shù)據(jù)的情況下減小由于該游程和幅值而增加的地址；一個DCT塊計數(shù)器，用于對DCT塊進行計數(shù)，以在由所述MR/VR寫處理器計數(shù)的MR/VR標記中尋找在哪個DCT塊中存在所述游程/幅值緩沖器中鎖存的MR/VR數(shù)據(jù)；一個零標記處理器，用于在所述MR/VR標記存儲器中，當通過MR/VR數(shù)據(jù)的顯示確定當前被鎖存的DCT塊中不存在MR標記或VR標記時，控制用具有“0”值的位填充待鎖存的下一個DCT塊之前的數(shù)據(jù)的處理；和一個游程長度譯碼器，用于對鎖存在所述游程/幅值緩沖器的數(shù)據(jù)進行游程長度譯碼，并根據(jù)所述零標記處理器的控制由填充在下一個DCT塊被譯碼之前的數(shù)據(jù)來對該數(shù)據(jù)進行譯碼。
全文摘要
一種對經(jīng)可變長度編碼的壓縮圖象數(shù)據(jù)進行譯碼的裝置,僅使用一個段存儲器,該裝置包括:段存儲器、輸入數(shù)據(jù)處理器、MR/VR標記寫處理器、MR/VR標記存儲器、MR/VR標記讀地址產(chǎn)生器、AC數(shù)據(jù)讀地址產(chǎn)生器、游程/幅值緩沖器、地址減小器、DCT塊計數(shù)器、零標記處理器、游程長度譯碼器。
文檔編號H04N5/937GK1177809SQ97118300
公開日1998年4月1日 申請日期1997年9月17日 優(yōu)先權日1996年9月20日
發(fā)明者全鐘求 申請人:三星電子株式會社