專利名稱：高同步特性的位同步電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的說是關(guān)于通訊設(shè)施中應(yīng)用的位同步電路，較具體說，本發(fā)明是針對(duì)例如尋呼接收機(jī)中所采用的高同步特性的位同步電路。
市場上已出現(xiàn)各種類型的尋呼接收機(jī)。例如在能接收POCSAG(郵政代碼標(biāo)準(zhǔn)顧問組)或?qū)ず粜盘?hào)，即FSK(移頻鍵控)調(diào)制式尋呼信號(hào)的尋呼接收機(jī)中，接收到的FSK信號(hào)被變成NRZ(不歸零)二進(jìn)制信號(hào)，然后再按對(duì)此NRZ二進(jìn)制信號(hào)為高或低電平的辨識(shí)來將其變換為數(shù)字?jǐn)?shù)據(jù)。為正確地將FSK信號(hào)變換成數(shù)字?jǐn)?shù)據(jù)(即數(shù)據(jù)解調(diào))，上述二進(jìn)制信號(hào)的電平判別最好在各個(gè)位周期(即1位數(shù)據(jù)的持續(xù)時(shí)間周期)中接近中心點(diǎn)處進(jìn)行。為實(shí)現(xiàn)此正確數(shù)據(jù)解調(diào)，采用位同步電路來使得數(shù)據(jù)采樣脈沖定時(shí)的產(chǎn)生與所接收數(shù)據(jù)的位同步。圖1表示一典型的位同步電路。
在這一通常的位同步電路中，標(biāo)號(hào)1表示為檢測輸入信號(hào)(即由接收到的FSK信號(hào)得到的NRZ信號(hào))的波形的邊緣(即波形變化點(diǎn))而后輸出一檢測脈沖的邊緣檢測器。由此邊緣檢測器1輸出的檢測脈沖輸入進(jìn)邊緣數(shù)計(jì)數(shù)器2以及另一邊緣數(shù)計(jì)數(shù)器3。邊緣數(shù)計(jì)數(shù)器2僅在一上升/下降計(jì)數(shù)器4(后面說明)的計(jì)數(shù)值成為大于或等于1/2計(jì)數(shù)值時(shí)才對(duì)由邊緣檢測器1獲得的檢測脈沖的數(shù)量進(jìn)行計(jì)數(shù)，和在這一計(jì)數(shù)值達(dá)到一預(yù)定值時(shí)將其計(jì)數(shù)值復(fù)位，并送出一上升信號(hào)到上升/下降計(jì)數(shù)器4。另一方面，另一邊緣數(shù)計(jì)數(shù)器3僅在上升/下降的計(jì)數(shù)器4的值成為小于或等于1/2計(jì)數(shù)值時(shí)才對(duì)由邊緣檢測器1獲得的檢測脈沖數(shù)量加以計(jì)數(shù)，還在當(dāng)這一計(jì)數(shù)值達(dá)到預(yù)定值時(shí)復(fù)位其計(jì)數(shù)值并送出一下降信號(hào)到上升/下降計(jì)數(shù)器4。
上升/下降計(jì)數(shù)器4在按時(shí)鐘速度高于輸入信號(hào)的位速率N(“N”為一整數(shù)，例如16)倍的時(shí)鐘信號(hào)“CK”逐一進(jìn)行計(jì)數(shù)操作的正常計(jì)數(shù)操作外還執(zhí)行向上計(jì)數(shù)操作和向下計(jì)數(shù)操作。在向上計(jì)數(shù)操作中，當(dāng)由邊緣數(shù)計(jì)數(shù)器2提供上升信號(hào)時(shí)即再進(jìn)行1個(gè)數(shù)的計(jì)數(shù)操作。在向下計(jì)數(shù)操作中，當(dāng)由邊緣數(shù)計(jì)數(shù)器3提供下降信號(hào)時(shí)將正常的增數(shù)操作下拉1個(gè)數(shù)。此上升/下降計(jì)數(shù)器4可構(gòu)成位同步計(jì)數(shù)器。在時(shí)鐘速度高于輸入信號(hào)的位速率N倍時(shí)，此上升/下降計(jì)數(shù)器4執(zhí)行一設(shè)定N個(gè)數(shù)作為1個(gè)循環(huán)的計(jì)數(shù)操作。結(jié)果，由于向上計(jì)數(shù)操作和向下計(jì)數(shù)操作按照由邊緣數(shù)計(jì)數(shù)器2和3輸出的信號(hào)執(zhí)行的，相位被得到校正，從而能輸出這樣一個(gè)與輸入信號(hào)的位同步的位同步信號(hào)。然后，通常在當(dāng)此上升/下降計(jì)數(shù)器4的計(jì)數(shù)值達(dá)到滿計(jì)數(shù)值(例如16)的1/2值時(shí)，就輸出同步信號(hào)被作為數(shù)據(jù)采樣脈沖提供給數(shù)據(jù)解調(diào)電路。
在上述的電路安排中，在將當(dāng)邊緣數(shù)計(jì)數(shù)器2輸出上升信號(hào)時(shí)的計(jì)數(shù)值設(shè)定到很小的值而將當(dāng)邊緣數(shù)計(jì)數(shù)器3輸出下降信號(hào)時(shí)的計(jì)數(shù)值設(shè)定到很小的值的情況下，根據(jù)輸入信號(hào)和具有受損占空比的位數(shù)據(jù)(即位長度大于標(biāo)準(zhǔn)位長度或小于標(biāo)準(zhǔn)位長度的位數(shù)據(jù))中所含的噪聲會(huì)頻繁地發(fā)生上升/下降計(jì)數(shù)器4的計(jì)數(shù)值校正，這將擾亂同步穩(wěn)定性。相反，在將邊緣數(shù)計(jì)數(shù)器2和3的計(jì)數(shù)值設(shè)定為很大值時(shí)，雖然增加了同步穩(wěn)定性，但出現(xiàn)同步俘獲速度遲緩的問題。換言之，存在這樣的缺點(diǎn)，即由異步情況，例如說由象在尋呼接收機(jī)中剛剛接通電源后發(fā)生的情況直到同步情況為止必然會(huì)需要冗長的時(shí)間。
而且，由于上述的通常的位同步電路是被配置得使此二邊緣數(shù)計(jì)數(shù)器2和3對(duì)每一預(yù)定的值進(jìn)行計(jì)數(shù)，所以即使將邊緣數(shù)計(jì)數(shù)器2和3的計(jì)數(shù)值設(shè)置為很大的值，仍然存在著無法避免上升/下降計(jì)數(shù)器4要根據(jù)輸入信號(hào)中所含噪聲進(jìn)行計(jì)數(shù)值校正的間歇。
本發(fā)明就是為解決上述問題，因而目的也就在于提供一具有高同步穩(wěn)定性和不易遭受噪聲影響的位同步電路。
本發(fā)明的另一目的是提供一既能有高同步穩(wěn)定性又能具有高同步俘獲速度的同步電路。
為實(shí)現(xiàn)上述目的，按照本發(fā)明的第一方面的位同步電路的特點(diǎn)在于包括能按一高于輸入數(shù)據(jù)的位速率N(“N”為一整數(shù))倍的時(shí)鐘計(jì)數(shù)的N數(shù)計(jì)數(shù)器；用于檢測對(duì)應(yīng)于輸入的位數(shù)據(jù)的二進(jìn)制信號(hào)的邊緣由此來輸出邊緣檢測脈沖的邊緣檢測裝置；用于在每次邊緣檢測裝置輸出邊緣檢測脈沖時(shí)讀取N數(shù)計(jì)數(shù)器的計(jì)數(shù)值的讀取裝置；用于對(duì)在由N數(shù)計(jì)數(shù)器的計(jì)數(shù)值成為一第一預(yù)定值之后直至N數(shù)計(jì)數(shù)器的計(jì)數(shù)值再次成為這第一預(yù)定值所確定的一個(gè)循環(huán)內(nèi)邊緣檢測裝置所輸出的邊緣檢測脈沖的總數(shù)進(jìn)行計(jì)數(shù)的第一計(jì)數(shù)裝置；用于在每次N數(shù)計(jì)數(shù)器的計(jì)數(shù)值成為第一預(yù)定值時(shí)判斷第一計(jì)數(shù)裝置的計(jì)數(shù)值的判斷裝置，它還用于根據(jù)讀取裝置僅在第一計(jì)數(shù)裝置的計(jì)數(shù)值成為一預(yù)定值時(shí)所讀得的計(jì)數(shù)值來判斷位同步漂移，由此根據(jù)判斷結(jié)果輸出一用于校正N數(shù)計(jì)數(shù)器的計(jì)數(shù)值的信號(hào)；和用于按照判斷裝置所輸出的校正信號(hào)來校正N數(shù)計(jì)數(shù)器的計(jì)數(shù)值的校正裝置。
而按照本發(fā)明的第二方面的一位同步方法，其特點(diǎn)是用于以輸入信號(hào)的位定時(shí)來同步N數(shù)計(jì)數(shù)器的計(jì)數(shù)操作(而此N數(shù)計(jì)數(shù)器按一高于輸入信號(hào)的位速率N(“N”為一整數(shù))倍的時(shí)鐘進(jìn)行計(jì)數(shù))方法包括步驟1，檢測輸入信號(hào)的改變點(diǎn)；步驟2，在步驟1檢測到輸入信號(hào)的改變點(diǎn)時(shí)讀取N數(shù)計(jì)數(shù)器的計(jì)數(shù)值；步驟3，在步驟1檢測到輸入信號(hào)的改變點(diǎn)時(shí)將能進(jìn)行輸入信號(hào)的改變點(diǎn)的總數(shù)的改變點(diǎn)數(shù)計(jì)數(shù)器的計(jì)數(shù)值增1；步驟4，在每次N數(shù)計(jì)數(shù)器的計(jì)數(shù)值達(dá)到一預(yù)定值時(shí)讀取改變點(diǎn)數(shù)計(jì)數(shù)器的計(jì)數(shù)值并清除此改變點(diǎn)數(shù)計(jì)數(shù)器的計(jì)數(shù)值；步驟5，當(dāng)步驟4讀取的改變點(diǎn)數(shù)計(jì)數(shù)器的計(jì)數(shù)值為預(yù)定值時(shí)根據(jù)步驟1讀得的N數(shù)計(jì)數(shù)器的計(jì)數(shù)值判斷輸入信號(hào)與N數(shù)計(jì)數(shù)器的計(jì)數(shù)操作之間發(fā)生的位漂移；和步驟6，根據(jù)步驟5的判斷結(jié)果輸出校正信號(hào)以此來校正N數(shù)計(jì)數(shù)器的計(jì)數(shù)值。
為更好地理解本發(fā)明，下面參照附圖進(jìn)行了詳細(xì)說明，所列附圖為圖1是表示通常的位同步電路的電路配的方框圖；圖2是說明尋呼接收機(jī)的基本電路的方框圖；圖3示意表明按照本發(fā)明第一實(shí)施例的位同步電路的電路配置；圖4示意表明按照本發(fā)明第二實(shí)施例的位同步電路的電路配置；圖5示意表明按照本發(fā)明第三實(shí)施例的位同步電路的電路配置；
圖6示意表明按照本發(fā)明第四實(shí)施例的位同步電路的電路配置；圖7為說明圖6中所示的數(shù)字濾波器的具體電路配置的示意方框圖；圖8圖示說明圖7的箝位電路對(duì)應(yīng)于限幅系數(shù)的收斂特性；圖9圖示說明圖7的計(jì)數(shù)電路對(duì)應(yīng)于換算系數(shù)的收斂特性；圖10圖形表示圖7中所示的數(shù)字濾波器整個(gè)系統(tǒng)的響應(yīng)特性；圖11為說明按照本發(fā)明第五實(shí)施例的位同步電路的示意方框圖；和圖12為說明按照本發(fā)明第六實(shí)施例的位同步電路的示意方框圖。
現(xiàn)參照


本發(fā)明的發(fā)明原理應(yīng)用于一尋呼接收機(jī)的位同步電路的第一實(shí)施方式。
圖2為說明尋呼接收機(jī)的原理電路配置的示意方框圖。此圖中，標(biāo)號(hào)11表示用于接收被作FSK調(diào)制系統(tǒng)調(diào)制的射頻(無線)信號(hào)的天線；標(biāo)號(hào)12表示用于將天線11所接收的射頻信號(hào)變換成NRZ二進(jìn)制信號(hào)的接收單元；和標(biāo)號(hào)13表示用于對(duì)接收單元所輸出的NRZ二進(jìn)制信號(hào)進(jìn)行采樣以對(duì)所采樣的二進(jìn)制信號(hào)加以解釋調(diào)由此來生成數(shù)字信號(hào)的數(shù)據(jù)解調(diào)單元。而標(biāo)號(hào)14表示用于處理數(shù)據(jù)解調(diào)單元13所解調(diào)的數(shù)字?jǐn)?shù)據(jù)的數(shù)據(jù)處理單元，和標(biāo)號(hào)15表示位同步電路單元。
圖3示意表示按照本發(fā)明第一實(shí)施方式的位同步電路的詳細(xì)電路配置，其被用于上述的圖2的位同步電路單元中。應(yīng)當(dāng)理解的是，此第一實(shí)施例中，位同步計(jì)數(shù)器被配置為一與圖1中所示的通常的位同步電路類似的上升/下降計(jì)數(shù)器。
圖3中，標(biāo)號(hào)21表示用于檢測輸入信號(hào)，即由圖2所示的接收單元12輸出的NRZ信號(hào)的波形的邊緣以此來輸出邊緣檢測脈沖的邊緣檢測器。由邊緣檢測器21輸出的邊緣檢測脈沖被分別提供給邊緣數(shù)計(jì)數(shù)器22、23，全加器24、25，和寄存器26、27。
邊緣數(shù)計(jì)器22為一能被由上升/下降計(jì)數(shù)器29提供的全進(jìn)位信號(hào)FCY(下面解釋)復(fù)位的計(jì)數(shù)器。此邊緣數(shù)計(jì)數(shù)器22可計(jì)數(shù)輸入信號(hào)中所含的邊緣的總數(shù)，即在由當(dāng)前的復(fù)位操作之后直到接著來的被全進(jìn)位信號(hào)FCY復(fù)位的操作為止所確定的這一時(shí)間期間內(nèi)由邊緣檢測器21所提供的邊緣檢測脈沖的總的數(shù)量。此邊緣數(shù)計(jì)數(shù)器22將最后得到的計(jì)數(shù)值提供給判斷電路28。
邊緣數(shù)計(jì)數(shù)器23為一能被由上升/下降計(jì)數(shù)器29提供的半進(jìn)位信號(hào)HCY復(fù)位的計(jì)數(shù)器。此邊緣數(shù)計(jì)數(shù)器23可計(jì)數(shù)輸入信號(hào)中所含的邊緣的總數(shù)，即在由當(dāng)前復(fù)位操作之后直到接著來的被半進(jìn)位信號(hào)HCY復(fù)位的操作為止所確定的這一時(shí)間期間內(nèi)由邊緣檢測器21提供的邊緣檢測脈沖的總的數(shù)量。這一邊緣數(shù)計(jì)數(shù)器23將所得的計(jì)數(shù)值提供給判斷電路28。換句話說，二邊緣數(shù)計(jì)數(shù)器22和23在作1/2位移的各自的時(shí)間期間對(duì)輸入信號(hào)的總邊緣數(shù)進(jìn)行計(jì)數(shù)。
全加器24在每當(dāng)邊緣檢測脈沖由邊緣檢測器21進(jìn)入時(shí)啟動(dòng)，將上升/下降計(jì)數(shù)器29的計(jì)數(shù)值加到當(dāng)前寄存器26中保存的值由此將相加結(jié)果數(shù)據(jù)輸出到寄存器26。每次邊緣檢測脈沖由邊緣檢測器21進(jìn)入時(shí)，此寄存器26即取此相加結(jié)果數(shù)據(jù)加以存貯保持。換句話說，全加器24和寄存器26兩者組成一累加器。也應(yīng)指出的是，寄存器26被配置成要根據(jù)由上升/下降計(jì)數(shù)器29所得到的全進(jìn)位信號(hào)被加以復(fù)位。
全加器25在每次由邊緣檢測器21輸入邊緣檢測信號(hào)時(shí)啟動(dòng)，將上升/下降計(jì)數(shù)器29的計(jì)數(shù)值加到這時(shí)寄存器27中保持的值上由此將相加結(jié)果數(shù)據(jù)輸出到寄存器27。此寄存器27在每次邊緣檢測脈沖由邊緣檢測器21進(jìn)入時(shí)即取此相加結(jié)果數(shù)據(jù)加以存貯保持。換句話說，全加器25與寄存器27兩者組成另一累加器。也應(yīng)指出，寄存器27被配置得要根據(jù)由上升/下降計(jì)數(shù)器29獲得的半進(jìn)位信號(hào)HCY來被復(fù)位。寄存器27的累加周期被由寄存器26的累加周期位移1/2時(shí)間周期。
判斷電路28讀取邊緣數(shù)計(jì)數(shù)器22的計(jì)數(shù)值和存放在寄存器26中的累加值，而后在由上升/下降計(jì)數(shù)器29輸入全進(jìn)位信號(hào)FCY時(shí)根據(jù)這些讀取的值來判斷輸入信號(hào)與上升/下降計(jì)數(shù)器29之間的同步位移。然后，此判斷電路28按照判斷結(jié)果向上升/下降計(jì)數(shù)器29發(fā)送或者一上升信號(hào)或者一下降信號(hào)。判斷電路28還讀取邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值和存放在寄存器27中的累加值，并在每次由上升/下降計(jì)數(shù)器29輸入半進(jìn)位信號(hào)HCY時(shí)根據(jù)這些讀得的數(shù)據(jù)來判斷輸入信號(hào)與上升/下降計(jì)數(shù)器29之間的同步位移。然后此判斷電路28按照判斷結(jié)果向上升/下降計(jì)數(shù)器29發(fā)送或一上升信號(hào)或一下降信號(hào)。
上升/下降計(jì)數(shù)器29為一類似于圖1所示的通常的上升/下降計(jì)數(shù)器4的計(jì)數(shù)器。
上升/下降計(jì)數(shù)器29在作按具有高于輸入信號(hào)的位速率N(“N”為一整數(shù)，例如16)倍時(shí)鐘速度的時(shí)鐘“K”逐次進(jìn)行計(jì)數(shù)操作時(shí)的正常計(jì)數(shù)操作外還執(zhí)行二向上計(jì)數(shù)操作和向下計(jì)數(shù)操作。在向上計(jì)數(shù)操作中，在當(dāng)由判斷電路28供給有上升信號(hào)時(shí)另外還進(jìn)行1個(gè)數(shù)的計(jì)數(shù)操作。在向下計(jì)數(shù)操作中，當(dāng)由判斷電路28供給下降信號(hào)時(shí)正常的加數(shù)操作被下拉1個(gè)數(shù)。此上升/下降計(jì)數(shù)器29可構(gòu)成位同步計(jì)數(shù)器。當(dāng)時(shí)鐘速度高于輸入信號(hào)的位速率N倍時(shí)，此上升/下降計(jì)數(shù)器29執(zhí)行將N個(gè)計(jì)數(shù)定為1個(gè)循環(huán)的計(jì)數(shù)操作。計(jì)數(shù)值被提供給全加器24和25，如前面說明的。而在當(dāng)計(jì)數(shù)值達(dá)到滿計(jì)數(shù)值N(例如16)的一半時(shí)，上升/下降計(jì)數(shù)器29輸出半進(jìn)位信號(hào)(HCY)，并將此半進(jìn)位信號(hào)HCY作為數(shù)據(jù)采樣脈沖(同步脈沖信號(hào))提供給數(shù)據(jù)解調(diào)電路13。此半進(jìn)位信號(hào)HCY還被作為復(fù)位信號(hào)供給二邊緣數(shù)計(jì)數(shù)器23和寄存器27，并被作為判斷定時(shí)信號(hào)加給判斷電路28。當(dāng)計(jì)數(shù)值達(dá)到滿計(jì)數(shù)值N(例如16)時(shí)，上升/下降計(jì)數(shù)器29還輸出一全進(jìn)位信號(hào)(FCY)，并將此全進(jìn)位信號(hào)FCY作為同步信號(hào)提供給數(shù)據(jù)處理電路14。此全進(jìn)位信號(hào)(FCY)還被作為復(fù)位信號(hào)加給邊緣計(jì)數(shù)器22和寄存器26，和作為判斷定時(shí)信號(hào)提供給判斷電路28。
在此第一實(shí)施方式的上述位同步電路中，判斷電路28在每次由上升/下降計(jì)數(shù)器29獲得半進(jìn)位信號(hào)HCY和全進(jìn)位信號(hào)FCY時(shí)進(jìn)行下述處理操作。
當(dāng)輸入全進(jìn)位信號(hào)FCY時(shí)，判斷電路28判斷邊緣數(shù)計(jì)數(shù)器22的計(jì)數(shù)值N1和寄存器26中保存的值R1。在邊緣數(shù)計(jì)數(shù)器22的計(jì)數(shù)值N1成為“2”而寄存器26中所保持的值R1小于上升/下降計(jì)數(shù)器29的滿標(biāo)度值N的情況下，判斷電路28輸出下降信號(hào)給上升/下降計(jì)數(shù)器29并執(zhí)行由上升/下降計(jì)數(shù)器29的計(jì)數(shù)值減除一預(yù)定值(例如1)這樣的校正。另一方面，在邊緣數(shù)計(jì)數(shù)器22的計(jì)數(shù)值N1成為“2”而寄存器26中保持的值R1大于上升/下降計(jì)數(shù)器29的滿標(biāo)度值N的情況下，判斷電路28輸出上升信號(hào)給上升/下降計(jì)數(shù)器29并執(zhí)行將上升/下降計(jì)數(shù)器29的計(jì)數(shù)值增加一預(yù)定值(如1)這樣的校正。當(dāng)由邊緣數(shù)計(jì)數(shù)器22輸出的計(jì)數(shù)值N1小于或等于“1”，或者大于或等于“3”時(shí)，判斷電路28既不輸出上升信號(hào)也不輸出下降信號(hào)給上升/下降計(jì)數(shù)器29，不進(jìn)行計(jì)數(shù)值校正。
當(dāng)輸入半進(jìn)位信號(hào)HCY時(shí)，判斷電路29判斷邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值N2和寄存器27中保存的值R2。在邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值N2成為“2”而寄存器27中保持的值R2小于上升/下降計(jì)數(shù)器29的半標(biāo)度值N/2(即當(dāng)上升/下降計(jì)數(shù)器29的計(jì)數(shù)領(lǐng)先于輸入信號(hào))的情況下，判斷電路28輸出下降信號(hào)給上升/下降計(jì)數(shù)器29。另一方面，當(dāng)邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值N2成為“1”而寄存器27中保存的值R2大于或等于半滿標(biāo)度值N/2(即當(dāng)上升/下降計(jì)數(shù)器29的計(jì)數(shù)由輸入信號(hào)滯后)時(shí)，判斷電路28輸出上升信號(hào)給上升/下降計(jì)數(shù)器29。在邊緣數(shù)計(jì)器23的計(jì)數(shù)值N2成為“2”而寄存器27中所保持的值R2小于上升/下降計(jì)數(shù)器29的滿標(biāo)度值N的情況下，判斷電路28輸出上升信號(hào)給上升/下降計(jì)數(shù)器29。另一方面，在邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值N2成為“2”而寄存器27中保持的值R2大于或等于上升/下降計(jì)數(shù)器29的滿標(biāo)度值N的情況下，判斷電路28輸出下降信號(hào)給上升/下降計(jì)數(shù)器29。當(dāng)由邊緣數(shù)計(jì)數(shù)器23輸出的計(jì)數(shù)值N2等于“0”，或者大于或等于“3”時(shí)，判斷電路28既不輸出上升信號(hào)也不輸出下降信號(hào)給上升/下降計(jì)數(shù)器29，不作計(jì)數(shù)值校正。
就是說，當(dāng)輸入信號(hào)(NRZ信號(hào))的脈沖寬為標(biāo)準(zhǔn)的寬度，亦即當(dāng)邊緣數(shù)計(jì)數(shù)器22或23的計(jì)數(shù)值小于或等于“1”時(shí)，判斷電路28如果半進(jìn)位信號(hào)HCY被輸入和全進(jìn)位信號(hào)FCY進(jìn)入時(shí)執(zhí)行計(jì)數(shù)值校正。在輸入信號(hào)(NRZ信號(hào))含有噪聲的情況下，即當(dāng)邊緣數(shù)計(jì)數(shù)器22或23的計(jì)數(shù)值成為大于或等于“3”時(shí)，如果半進(jìn)位信號(hào)HCY和全進(jìn)位信號(hào)FCY中任一個(gè)輸入，判斷電路28均不執(zhí)行計(jì)數(shù)值校正。
通過執(zhí)行這些處理操作，能大大提高上升/下降計(jì)數(shù)器29(位同步計(jì)數(shù)器)與輸入(NRZ)信號(hào)之間的位同步的穩(wěn)定性，并能增加位同步俘獲速度。
現(xiàn)參照?qǐng)D4說明按照本發(fā)明的第二實(shí)施例的位同步電路。
此第二實(shí)施例的位同步電路的特點(diǎn)是僅利用一個(gè)全加器33來實(shí)現(xiàn)同樣的功能，即在采用兩組全加器24和25(見圖3)的第一位同步電路時(shí)的位同步。圖4表明此第二位同步電路的電路配置。應(yīng)指出，圖3中所示的相同標(biāo)號(hào)將用來指定同一或類似的電路元件，因而省略其詳細(xì)說明。
圖4中，邊緣檢測器21檢測由所接收到的輸入信號(hào)、即FSK信號(hào)得到的NRZ信號(hào)的改變點(diǎn)以生成對(duì)應(yīng)于檢測得的信號(hào)波形的邊緣位置的邊緣檢測脈沖。亦即，邊緣檢測器21檢測NRZ信號(hào)的邊緣來產(chǎn)生其后將被提供給邊緣數(shù)計(jì)數(shù)器22、23和寄存器30、31的邊緣檢測脈沖。
邊緣數(shù)計(jì)數(shù)器22可對(duì)輸入信號(hào)中所含的邊緣的總數(shù)加以計(jì)數(shù)，即在由當(dāng)前的復(fù)位操作之后直至緊隨的由全進(jìn)位信號(hào)FCY作的復(fù)位操作為止所確定的這一時(shí)間期間內(nèi)由邊緣檢測器21提供的邊緣檢測脈沖的總的數(shù)量。此邊緣數(shù)計(jì)數(shù)器22將最后所得的計(jì)數(shù)值N1供給判斷電路34。
邊緣數(shù)計(jì)數(shù)器23可對(duì)輸入信號(hào)中所含的邊緣的總數(shù)加以計(jì)數(shù)，即在由當(dāng)復(fù)位操作之后直至緊隨的由半進(jìn)位信號(hào)HCY作的復(fù)位操作為止所確定的這一時(shí)間期間內(nèi)由邊緣檢測器21提供的邊緣檢測脈沖的總的數(shù)量。邊緩數(shù)計(jì)數(shù)器23將最后得到的計(jì)數(shù)值N2供給判斷電路34。
寄存器30和31為普通利用多個(gè)D觸發(fā)器(延遲式觸發(fā)器)構(gòu)成的鎖存電路。寄存器30按照由邊緣檢測器21獲得的輸入脈沖保持這時(shí)上升/下降計(jì)數(shù)器29的計(jì)數(shù)值，并將保存的值R1提供給寄存器31、判斷電路34和全加器33。
寄存器31亦按照由邊緣檢測器21獲得的脈沖輸入保存上述寄存器30的保存值R1，并將此保存值作為R2提供給全加器33。
全加器33將寄存器30的保存值R1與寄存器31的保存值R2相加來得到隨后將被供給判斷電路34的相加輸出“R1+R2”。
每次由上升/下降計(jì)數(shù)器29供給半進(jìn)位信號(hào)HCY和全進(jìn)位信號(hào)時(shí)，判斷電路34根據(jù)寄存器30的保存值R1、全加器33的相加輸出“R1+R2”、和邊緣數(shù)計(jì)數(shù)器22、23的計(jì)數(shù)值N1、N2判斷輸入位(輸入信號(hào))與上升/下降計(jì)數(shù)器29間的同步位移量。然后，此判斷電路34按照判斷結(jié)果向上升/下降計(jì)數(shù)器29發(fā)送或上升信號(hào)或下降信號(hào)。
上升/下降計(jì)數(shù)器29可以按高于輸入信號(hào)的位速率N(“N”為一整數(shù)，如16)倍的時(shí)鐘脈沖逐一地向上計(jì)數(shù)的狀態(tài)執(zhí)行正常的計(jì)數(shù)操作，還可以如前面第一實(shí)施例方式(見圖3)所說明的進(jìn)行類似于按照判斷電路34所提供的上升/下降信號(hào)的那些計(jì)數(shù)操作的向上計(jì)數(shù)操作/向下計(jì)數(shù)操作。如前面說明的，上升/下降計(jì)數(shù)器29的計(jì)數(shù)值被送往寄存器30。上升/下降計(jì)數(shù)器29的半進(jìn)位信號(hào)HCY被作為數(shù)據(jù)采樣定時(shí)供給圖2的數(shù)據(jù)解調(diào)電路13，還被作復(fù)位信號(hào)送到邊緣數(shù)計(jì)數(shù)器23，和作為判斷定時(shí)信號(hào)被送到判斷電路34。上升/下降計(jì)數(shù)器29的全進(jìn)位信號(hào)FCY也被分別作為基準(zhǔn)定時(shí)信號(hào)送往圖2的數(shù)據(jù)處理單元14，作為復(fù)位信號(hào)送到邊緣數(shù)計(jì)數(shù)器22，和作為另一判斷定時(shí)信號(hào)送至判斷電路34。
在此第二實(shí)施方式的上述位同步電路中，判斷電路34在每次由上升/下降計(jì)數(shù)電路獲得半進(jìn)位信號(hào)HCY和全進(jìn)位信號(hào)FCY時(shí)執(zhí)行下述處理操作。
在輸入全進(jìn)位信號(hào)FCY時(shí)，判斷電路34判斷邊緣數(shù)計(jì)數(shù)器22的計(jì)數(shù)值N1和來自全加器33的相加值“R1+R2”。在邊緣數(shù)計(jì)數(shù)器22的計(jì)數(shù)值N1成為“2”而來自全加器33的相加值“R1+R2”小于上升/下降計(jì)數(shù)器29的滿標(biāo)度值N的情況下，此判斷電路34輸出向下信號(hào)到上升/下降計(jì)數(shù)器29和執(zhí)行使上升/下降計(jì)數(shù)器29的計(jì)數(shù)值減除一預(yù)定值(如1)這樣的校正。另一方面，在邊緣數(shù)計(jì)數(shù)器22的計(jì)數(shù)值N1成為“2”而來自全加器33的相加值“R1+R2”大于上升/下降計(jì)數(shù)器29的滿標(biāo)度值N的情況下，判斷電路34向上升/下降計(jì)數(shù)器29輸出上升信號(hào)和執(zhí)行使上升/下降計(jì)數(shù)器29的計(jì)數(shù)值被加以一預(yù)定值(如1)這樣的校正。當(dāng)由邊緣數(shù)計(jì)數(shù)器22輸出的計(jì)數(shù)值N1小于或等于“1”，或者大于或等于“3”時(shí)，判斷電路34對(duì)上升/下降計(jì)數(shù)器29既不輸出上升信號(hào)也不輸出下降信號(hào)，不對(duì)計(jì)數(shù)值作校正。
當(dāng)輸入半進(jìn)位信號(hào)HCY時(shí)，判斷電路34判斷邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值N2和寄存器30中保持的值R1，以及全加器33的相加輸出“R1+R2”。在邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值N2成為“1”而寄存器30中保持的值R1小于上升/下降計(jì)數(shù)器29的一半標(biāo)度值N/2(即上升/下降計(jì)數(shù)29的計(jì)數(shù)領(lǐng)先于輸入信號(hào))的情況下，判斷電路3給上升/下降計(jì)數(shù)器29輸出下降信號(hào)。另一方面，當(dāng)邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值N2成為1而寄存器30中保存的值R1大于或等于一半標(biāo)度值N/2(即上升/下降計(jì)數(shù)器的計(jì)數(shù)滯后于輸入信號(hào))時(shí)，判斷電路34給上升/下降計(jì)數(shù)器29輸出上升信號(hào)。在邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值N2成為“2”而全加器33的相加輸出“R1+R2”小于上升/下降計(jì)數(shù)器29的滿標(biāo)度值N的情況下，判斷電路34對(duì)上升/下降計(jì)數(shù)器29輸出上升信號(hào)。另一方面，在邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值N2成為“2”而全加器33的相加輸出“R1+R2”大于或等于上升/下降計(jì)數(shù)器29的滿標(biāo)度值N的情況下，判斷電路34向上升/下降計(jì)數(shù)器29輸出下降信號(hào)。當(dāng)由邊緣數(shù)計(jì)數(shù)器23輸出的計(jì)數(shù)值N2為或等“0”，或者大于或等于“3”時(shí)，判斷電路34對(duì)上升/下降計(jì)數(shù)電路29既不輸出上升信號(hào)也不輸出下降信號(hào)，不對(duì)計(jì)數(shù)值進(jìn)行校正。
進(jìn)行這些處理操作就能大大提高上升/下降計(jì)數(shù)器29(位同步計(jì)數(shù)器)與輸入(NRZ)信號(hào)之間的位同步的穩(wěn)定性，并能如第一實(shí)施例的那樣增加位同步俘獲速度。
而按照此第二實(shí)施例，由于僅利用一個(gè)全加器來替代第一實(shí)施例中的二組全加器，所以還能降低整體電路規(guī)模。
圖5示意表明按照本發(fā)明第三實(shí)施方式的位同步電路的電路設(shè)置。應(yīng)理解的是，在此第三實(shí)施例中基本電路配置與圖4中所示的第二位同步電路類似，但具有如下的不同電路。亦即，在第二實(shí)施例中由上升/下降計(jì)數(shù)器構(gòu)成的位同步計(jì)數(shù)器被配置以相加/相減計(jì)數(shù)器，以使得每一循環(huán)被校正的計(jì)數(shù)值的校正值能被設(shè)定到對(duì)應(yīng)于同步位移量的值。圖5表示具有上述特色的結(jié)構(gòu)的電路配置。應(yīng)當(dāng)指明，圖4中相同標(biāo)號(hào)被用于指出與第三實(shí)施例的相同或類似的電路元件。
圖5中，邊緣檢測器21，邊緣數(shù)計(jì)數(shù)器22、23，寄存器30、31，和全加器33均與圖4中所示第二實(shí)施方式中的相同。
判斷電路35能根據(jù)寄存器30的保存值R1的內(nèi)容、全加器33的相加輸出“R1+R2”、和邊緣數(shù)計(jì)數(shù)器22、23的計(jì)數(shù)值N1、N2在每次由相加/相減計(jì)數(shù)器36(將在稍后解釋)獲得半進(jìn)位信號(hào)HCY和全進(jìn)位信號(hào)FCY時(shí)判斷輸入位(輸入信號(hào))與相加/相減計(jì)數(shù)器36之間的同步位移量。而后判斷電路按照判斷結(jié)果發(fā)送相加/相減量信號(hào)“δ”給相加/相減計(jì)數(shù)器36。
相加/相減計(jì)數(shù)器36在做按具有高于輸入信號(hào)的位速率N(N為一整數(shù)，如16)倍的時(shí)鐘速度的時(shí)鐘“CK”逐次進(jìn)行計(jì)數(shù)操作時(shí)的正常計(jì)數(shù)操作外還可根據(jù)由判斷電路35獲得的相加/相減信號(hào)“δ”加或減計(jì)數(shù)值。此相加/相減計(jì)數(shù)器36可構(gòu)成位同步計(jì)數(shù)器。當(dāng)時(shí)鐘速度高于輸入信號(hào)的位速率N倍時(shí)，相加/相減計(jì)數(shù)器36執(zhí)行將N個(gè)數(shù)設(shè)定為1循環(huán)這樣的計(jì)數(shù)操作。如前述，計(jì)數(shù)值被加給寄存器30。而當(dāng)相加/相減計(jì)數(shù)器36的計(jì)數(shù)值達(dá)到滿計(jì)數(shù)值N(如16)的一半時(shí)，相加/相減計(jì)數(shù)器36輸出半進(jìn)位信號(hào)HCY，而后將此半進(jìn)位信號(hào)作為數(shù)據(jù)采樣脈沖(同步脈沖信號(hào))提供給圖2的數(shù)據(jù)解調(diào)電路13。此半進(jìn)位信號(hào)HCY還被作為判斷定時(shí)信號(hào)提供給判斷電路35。當(dāng)相加/相減計(jì)數(shù)器36的計(jì)數(shù)值到達(dá)滿計(jì)數(shù)值N(如16)時(shí)，相加/相減計(jì)數(shù)器36即輸出全進(jìn)位信號(hào)FCY，而將此全進(jìn)位信號(hào)FCY作為基準(zhǔn)定時(shí)信號(hào)提供給圖2的數(shù)據(jù)處理電路14。此全進(jìn)位信號(hào)FCY還被分別作為復(fù)位信號(hào)加到邊緣數(shù)計(jì)數(shù)器22和作為判斷定時(shí)信號(hào)加給判斷電路35。
在此第三實(shí)施方式的上述位同步電路中，判斷電路35在每次由相加/相減計(jì)數(shù)器36獲得半進(jìn)位信號(hào)HCY和全進(jìn)位信號(hào)FCY時(shí)執(zhí)行下述處理操作。
在全進(jìn)位信號(hào)FCY被輸入時(shí)，判斷電路35判斷邊緣數(shù)計(jì)數(shù)器22的計(jì)數(shù)值N1和全加器33的相加輸出“R1+R2”的值。在邊緣數(shù)計(jì)數(shù)器22的計(jì)數(shù)值N1成為“2”時(shí)，判斷電路35利用全加器33的相加結(jié)果“R1+R2”以及相加/相減計(jì)數(shù)器36的滿標(biāo)度值N執(zhí)行計(jì)算“R1+R2-N”。而后判斷電路35將此計(jì)算結(jié)果作為相加/相減量信號(hào)“δ”供給相加/相減計(jì)數(shù)器36。
在半進(jìn)位信號(hào)HCY被輸入時(shí)，判斷電路28判斷邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值N2和寄存器30中保存的值R1，及全加器33的相加輸出“R1+R2”。在邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值N2成為“1”時(shí)，判斷電路35利用寄存器30的保存值R1和相加/相減計(jì)數(shù)器36的一半標(biāo)度值N/2進(jìn)行“R1-N/2”的計(jì)算。當(dāng)由邊緣數(shù)計(jì)數(shù)器23得的計(jì)數(shù)值N2成為“2”時(shí)，判斷電路35執(zhí)行“-1×(R1+R2-N)”計(jì)算。而后判斷電路35將各個(gè)計(jì)算結(jié)果作為相加/相減量信號(hào)“δ”供給相加/相減計(jì)數(shù)器36。
應(yīng)理解，在除上述情況之外的情況下，判斷電路35不輸出相加/相減信號(hào)“δ”。換言之，當(dāng)輸入全進(jìn)位信號(hào)FCY時(shí)，如果由邊緣數(shù)計(jì)數(shù)器22獲得的計(jì)數(shù)值N1小于或等于“1”，或者大于或等于“3”，則不輸出任何相加/相減信號(hào)“δ”。而在輸入半進(jìn)位信號(hào)HCY時(shí)，如果由邊緣數(shù)計(jì)數(shù)器23獲得的計(jì)數(shù)值N2等于“0”，或者大于或等于“3”，則不輸出任何相加/相減量信號(hào)“δ”。
在相加/相減計(jì)數(shù)器36中，在每次由判斷電路35提供相加/相減最信號(hào)“δ”時(shí)進(jìn)行如下的校正操作。即，僅以所提供的相加/相減量信號(hào)“δ”增量/減量相加/相減計(jì)數(shù)器36的計(jì)數(shù)值。
如前面所詳述的，按照第三實(shí)施方式的位同步電路被這樣配置，即位同步計(jì)數(shù)器以相加/相減計(jì)數(shù)器36配置，此相加/相減計(jì)數(shù)器36的計(jì)數(shù)值根據(jù)由判斷電路35輸出的相加/相減量信號(hào)“δ”加以增量/減量。結(jié)果能實(shí)現(xiàn)與第二實(shí)施例同樣的效果。同時(shí)能理想地將位同步俘獲速度提高到高于第二實(shí)施例。
圖6示意地表明按照本發(fā)明第四實(shí)施方式的位同步電路的電路配置。應(yīng)理解，此第四實(shí)施例中的基本電路配置與圖5中所示第三位同步電路的類似，但具有以下不同電路。亦即，對(duì)每一循環(huán)可進(jìn)行校正的計(jì)數(shù)值的校正值加以限制。圖6表示具有上述特點(diǎn)結(jié)構(gòu)的電路配置。應(yīng)指出，圖5中所示標(biāo)號(hào)將用于指明與第四實(shí)施例同一或類似的電路元件。
圖6中，邊緣檢測器21，邊緣數(shù)計(jì)數(shù)器22、23，寄存器30、31，全加器33，判斷電路35，和相加/相減計(jì)數(shù)器36均與圖5中所示第三實(shí)施例的相同。此第四實(shí)施例與第三實(shí)施例不同的電路配置是在判斷電路35與相加/相減計(jì)數(shù)器36之間設(shè)置有數(shù)字濾波器37。此數(shù)字濾波器37的主要功能在于對(duì)由判斷電路35輸出的相加/相減量信號(hào)“δ”進(jìn)行二限幅處理和定標(biāo)處理，以產(chǎn)生另一將在以后被提供給相加/相減計(jì)數(shù)器36的相加/相減量信號(hào)“δ”。
圖7表示上述數(shù)字濾波器37的具體電路配置。如圖7中所示，一限幅處理電路和一定標(biāo)處理電路分別被加到一第一級(jí)IIR濾波器(無限時(shí)間脈沖響應(yīng)濾波器)的輸入端和輸出端。
在此圖中，由判斷電路35(見圖6)獲得的相加/相減量信號(hào)“δ”被輸入進(jìn)一箝位電路371。這樣箝位電路371將相加/相減量信號(hào)“δ”限制為此相加/相減量信號(hào)“δ”處于一預(yù)定的限制值“α”之內(nèi)，即限幅處理操作。結(jié)果，經(jīng)箝位的相加/相減量信號(hào)“δ1”在一乘法裝置372中以一乘數(shù)“β”相乘。然后乘法結(jié)果被作為相加/相減信號(hào)“δ2”提供給全加器(FA)373。
另一方面，另一相加/相減信號(hào)“δ3”被輸入給全加器373，它對(duì)應(yīng)于由另一乘法裝置374乘以乘數(shù)(1-β)所得的乘積。這樣，全加器373將相加/相減量信號(hào)“δ2”加到相加/相減量信號(hào)“δ3”來產(chǎn)生將被送到寄存器375的再一個(gè)相加/相減量信號(hào)“δ4”。
從而，對(duì)應(yīng)于寄存器375的保存值的相加/相減量信號(hào)“δ5(＝δ4)”被提供到乘法器374和定標(biāo)電路376。定標(biāo)電路37以利用一定標(biāo)系數(shù)“Y”對(duì)由寄存器375得到的相加/相減量信號(hào)“δ5”進(jìn)行定標(biāo)來執(zhí)行定標(biāo)處理操作(倍增)，然后將經(jīng)過定標(biāo)處理的信號(hào)作為相加/相減量信號(hào)“δ′”輸出到相加/相減計(jì)數(shù)器36。
在上述數(shù)字濾波電路37中，當(dāng)被箝位電路371所箝位的值“α”，由下式定義時(shí)α＝k×δmax(1)(式中“k”為限幅器系數(shù)，“δmax”為“δ”的最大值)，與此限幅器系數(shù)“k”相應(yīng)的系統(tǒng)的收斂特性如圖8中所示。由此收斂特性可見，此限幅器系數(shù)“k”的值越小，運(yùn)動(dòng)即越快。
由箝位電路371作上述箝位處理所得的相加/相減量值“δ1(≤α)”被輸入具有一由乘法裝置372、全加器373、乘法裝置374和寄存器375所組成的環(huán)路的IIR濾波器。
此IIR濾波器的特性如下對(duì)應(yīng)于寄存器375的最大保存值的系統(tǒng)輸出“δ5”的最大值“δ5max”為δ5max＝δ5max×(1-β)+δ1×β(2)系統(tǒng)的響應(yīng)(被分半的步數(shù))Z(半)為Z(半)＝-1/log2(1-β) (3)在實(shí)際情況中，乘法裝置372和374中的乘數(shù)“β”可在使考慮到系統(tǒng)響應(yīng)特性來加以確定。
定標(biāo)電路376對(duì)作為結(jié)果產(chǎn)生的相加/相減量信號(hào)“δ5”進(jìn)行定標(biāo)處理操作。此時(shí)，與所使用的定標(biāo)系數(shù)“γ(0＜γ≤1)”相應(yīng)的系統(tǒng)的收斂特性表示在圖9中。即就是，定標(biāo)系數(shù)“γ”的值越小，此值的收斂越平滑。經(jīng)過定標(biāo)處理操作處理后的相加/相減量信號(hào)“δ′”被作為數(shù)字濾波器37的輸出提供給圖6中所示的相加/相減計(jì)數(shù)器36。
當(dāng)將這樣一數(shù)字濾波器37插進(jìn)位同步電路的環(huán)路中時(shí)，具體說是將此數(shù)字濾波器37安置于判斷電路35與相加/相減計(jì)數(shù)器36之間來閉合這一環(huán)路時(shí)，在相加/相減量信號(hào)“δ”被由判斷電路35輸出期間此數(shù)字濾波器即作為第二級(jí)濾波器運(yùn)作。這一環(huán)路的特性可根據(jù)由上述的數(shù)字濾波器37的乘數(shù)“β”、箝位值“α(限幅器系數(shù)k)”、和定標(biāo)系數(shù)“γ”所確定的IIR濾波器特性來決定。即就是，上面定義的公式(2)和(3)將等效于圖8和圖9中所示特性。因而箝位值“α”和定標(biāo)系數(shù)“γ”可與此第四位同步電路中所需的技術(shù)細(xì)節(jié)相應(yīng)地確定。
圖10圖形表示此數(shù)字濾波器37整個(gè)系統(tǒng)的響應(yīng)特性。由此濾波器特性的曲線“A”可顯見，因?yàn)闉V波器特性在開始階段上升平緩，所以能消除由單一的噪聲等引起的負(fù)面影響。因此，如線“B”所表明的，收斂值以恒定速度變化。此收斂值的變化量根據(jù)箝位值“α”和定標(biāo)系數(shù)“γ”設(shè)定。當(dāng)α×γ值增加時(shí)，變化量增加，而當(dāng)α×γ值減小時(shí)變化量降低。這樣，在當(dāng)由判斷電路35獲得的相加/相減量信號(hào)“δ”的值小于或等于箝位電路371的箝位值“α”時(shí)，收斂值與對(duì)應(yīng)于相加/相減量信號(hào)“δ”和定標(biāo)系數(shù)“γ”的大小的變化相關(guān)連地向目標(biāo)收斂值收斂。換句話說，當(dāng)達(dá)到目標(biāo)收斂值的收斂值成為一對(duì)應(yīng)于圖10中的箝位值“α”的值時(shí)，收斂值即被收斂到這一目標(biāo)收斂值。
而圖10的另一曲線“C”也表明在箝位值“α”和定標(biāo)系數(shù)“γ”二者均被設(shè)置到最佳值的情況下確定的收斂曲線。如果達(dá)到目標(biāo)收斂值的收斂值已通過其值對(duì)應(yīng)于箝位值“α”的點(diǎn)“P1”，則收斂值與相加/相減量信號(hào)“δ”和定標(biāo)系數(shù)“γ”的大的值的變化相關(guān)連地向目標(biāo)收斂值收斂。而且，曲線“D”表示在雖然α×γ的值與上述收斂曲線“C”的值相同而箝位值“α”被增加的情況下的收斂曲線。在此情況中，由于箝位值“α”大于收斂曲線C的值，所以收斂曲線由另一個(gè)早于上述點(diǎn)“P1”的點(diǎn)“P2”向目標(biāo)收斂值收斂。但由于定標(biāo)系數(shù)“γ”很小，與收斂曲線C相比收斂速度被滯緩。而另一曲線“E”也表明在雖然α×γ的值與上述收斂曲線“C”的相同，但定標(biāo)值“γ”被增大的情況下的收斂曲線。在這一情況下，由于箝位值“α”小于收斂曲線C的值，收斂曲線從另一遲于上述點(diǎn)“P1”的點(diǎn)“P3”收斂到目標(biāo)收斂值。但由于定標(biāo)系數(shù)“γ”很大，收斂速度被加速。
按照第四實(shí)施例的位同步電路，由于能一次校正的校正值的相加/相減計(jì)數(shù)器3 6的最大校正量被限制為一預(yù)定的量(即，將箝位值“α”乘以定標(biāo)系數(shù)“γ”所產(chǎn)生的量)，而能大大降低由這一噪聲所引起的不當(dāng)?shù)挠?jì)數(shù)值的校正。換句話說，對(duì)于第三實(shí)施例的位同步電路，如果在位同步建立之后一疊加有單個(gè)脈沖的信號(hào)被輸入，就使得邊緣數(shù)計(jì)數(shù)器22或23的計(jì)數(shù)值成為2，如果在此輸入信號(hào)上的此單個(gè)噪聲的位置遠(yuǎn)離正常位結(jié)束位置的話，則相加/相減計(jì)數(shù)器36的計(jì)數(shù)值就得到顯著地校正。相反，在第四實(shí)施例的位同步電路中，這種情況下相加/相減計(jì)數(shù)器36的計(jì)數(shù)值的校正量可被壓縮到一預(yù)定的量，即α×γ值。
也應(yīng)指出，第四實(shí)施方式的數(shù)字濾波器37被用來限制一次能被校正的計(jì)數(shù)值的相加/相減計(jì)數(shù)器36的最大校正量，因而此數(shù)字濾波器37的結(jié)構(gòu)不限于圖7中所示的濾波器結(jié)構(gòu)。例如，在圖7的濾波器結(jié)構(gòu)中，乘法裝置372的乘數(shù)被選擇作為“3”，和乘法裝置374的乘數(shù)被選作為(1-β)。換一種方法，乘法器374的乘數(shù)也可這樣來選擇，即這一乘數(shù)與另一乘法裝置372的乘數(shù)之和不等于1。即就是，例如可將乘法裝置374的乘數(shù)設(shè)定為(0.9-β)，乘法裝置372的乘數(shù)設(shè)置為(β/2)，和將乘法裝置374的乘數(shù)設(shè)定為(1-β)/2。而且，系數(shù)“β”和“γ”可隨開始信號(hào)接收操作之后時(shí)間推移、或在經(jīng)過預(yù)定的時(shí)間之后交替地改變系數(shù)“β”和“γ”。也應(yīng)當(dāng)理解，如參照此第四實(shí)施例和圖5中所示第三實(shí)施例所說明的。這樣的按照來自判斷電咱35或38的位同步量輸出相加/相減量的方法可同樣應(yīng)用于下面的情況。即，一用于取得判斷電路所需的數(shù)據(jù)的電路配置等于上述圖3中所示的電路配置。
圖11示意地表示按照本發(fā)明第五實(shí)施例的位同步電路，其特點(diǎn)主要在于圖3中所示的由判斷電路28和上升/下降計(jì)數(shù)器29構(gòu)成的電路單元被圖5中所示的由判斷電路35和相加/相減計(jì)數(shù)器36配置的電路單元所替代。類似地，圖12示意地表示按照本發(fā)明第六實(shí)施例的位同步電路，其特點(diǎn)主要在于圖3中所示的由判斷電路28和上升/下降計(jì)數(shù)器29構(gòu)成的電路單元被以圖5中所示的由判斷電路35、數(shù)字濾波器37、和相加/相減計(jì)數(shù)器36配置的電路單元所代替。
圖11和圖12中，由于除判斷電路38外的所有電路配置均與圖3、5和6中所示的相同，故采用同一標(biāo)號(hào)指明相同或類似的電路元件。當(dāng)全進(jìn)位信號(hào)FCY由相加/相減計(jì)數(shù)器36進(jìn)入時(shí)，判斷電路38讀出邊緣計(jì)數(shù)器22的計(jì)數(shù)值N1和寄存器26的保存值R1。而在半進(jìn)位信號(hào)HCY由相加/相減計(jì)數(shù)器36輸入時(shí)，判斷電路38也讀出邊緣數(shù)計(jì)數(shù)器23的計(jì)數(shù)值N2和寄存器27的保存值R2。此判斷電路38讀出的內(nèi)容基本上與圖5和6中所示判斷電路35所讀取的相同。而后判斷電路38執(zhí)行與圖5、6中判斷電路35同樣的判斷處理操作，從而輸出與由判斷電路35所得到的類似的相加/相減量信號(hào)。如前面說明的，由于除判斷電路38外所有電路配置均與圖3、5和6中所示相同，所以也進(jìn)行類似的處理操作。
如前面解釋的，上述全部第一至第六實(shí)施例均是說明輸入的為NRZ(不歸零)信號(hào)。相替代地，也可輸入RZ(歸零)信號(hào)。在這種情況下，在上升/下降計(jì)數(shù)器或相加/相減計(jì)數(shù)器計(jì)數(shù)到滿計(jì)數(shù)值的1/4或滿計(jì)數(shù)值的3/4時(shí)即可輸出數(shù)據(jù)采樣時(shí)鐘。
而且，由于本發(fā)明的思想是針對(duì)位同步電路，即使在多值信號(hào)作為輸入信號(hào)被輸入時(shí)，如果用于位同步的輸入信號(hào)是二進(jìn)制信號(hào)的話，則就能利用此多值信號(hào)。亦即，按照本發(fā)明的位同步電路可被應(yīng)用到Motorola Inc.所推薦的FLEX式尋呼信號(hào)和ERMS(歐洲射頻消息系統(tǒng))式尋呼信號(hào)。在這些不同的尋呼系統(tǒng)中，雖然數(shù)據(jù)部分采用4值調(diào)制信號(hào)，而在位同步信號(hào)部分仍采用二進(jìn)制信號(hào)。
此外，按照本發(fā)明的位同步電路不僅可應(yīng)用于尋呼接收機(jī)的位同步電路部分，而且可應(yīng)用到那些相對(duì)一輸入信號(hào)建立位同步以此來產(chǎn)生位同步脈沖的電路。
本發(fā)明并不局限于上述實(shí)施例，而是可作變型、改變或替換而不背離本發(fā)明的技術(shù)精神實(shí)質(zhì)和范疇。
權(quán)利要求
1.一種位同步電路，包括能按高于輸入數(shù)據(jù)的位速率N(“N”為整數(shù))倍的時(shí)鐘進(jìn)行計(jì)數(shù)的N數(shù)計(jì)數(shù)器；用于檢測對(duì)應(yīng)于輸入的位數(shù)據(jù)的二進(jìn)制信號(hào)的邊緣以便輸出邊緣檢測脈沖的邊緣檢測裝置；在每次所述邊緣檢測裝置輸出邊緣檢測脈沖時(shí)讀取所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值的讀取裝置；用于對(duì)在由所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值成為一第一預(yù)定值之后直至所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值再次成為此第一預(yù)定值為止所定一周期內(nèi)所述邊緣檢測裝置所輸出的所述邊緣檢測脈沖的總數(shù)進(jìn)行計(jì)數(shù)的第一計(jì)數(shù)裝置；判斷裝置，用于判別在每次所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值成為所述第一預(yù)定值時(shí)所述第一計(jì)數(shù)裝置的計(jì)數(shù)值，和用于根據(jù)僅在所述第一計(jì)數(shù)裝置的計(jì)數(shù)值成為一預(yù)定值時(shí)所述讀取裝置讀得的計(jì)數(shù)值判斷位同步位移，由此根據(jù)所述判斷結(jié)果輸出用于校正所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值的信號(hào)；和用于按照由所述判斷裝置輸出的校正信號(hào)校正所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值的校正裝置。
2.權(quán)利要求1所述的同步電路，其特征是所述讀取裝置包含用于保存最終讀得的所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值的第一寄存器；用于保存在第二最終讀取操作期間讀得的所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值的第二寄存器；和用于將所述第一寄存器保存的計(jì)數(shù)值加到所述第二寄存器保存的計(jì)數(shù)值的全加器。
3.權(quán)利要求1所述的位同步電路，其特征是所述第一計(jì)數(shù)裝置的所述預(yù)定值等于1至2；所述判斷裝置根據(jù)在所述第二計(jì)數(shù)裝置的計(jì)數(shù)值等于1的情況下所述讀取裝置最終讀得的計(jì)數(shù)值判斷位同步位移，并根據(jù)此判斷結(jié)果輸出用于校正所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值的信號(hào)；和所述判斷裝置根據(jù)在所述第一計(jì)數(shù)裝置的計(jì)數(shù)值等于2的情況下由所述讀取裝置最終讀得的計(jì)數(shù)值以及第二最終讀得的計(jì)數(shù)值判斷位同步位移，和根據(jù)判斷結(jié)果輸出用于校正所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值的信號(hào)。
4.權(quán)利要求1所述的位同步電路，其特征是還包括用于對(duì)由一第二預(yù)定值到下一第二預(yù)定值所確定的一個(gè)周期內(nèi)所述邊緣檢測裝置所輸出的邊緣檢測脈沖的總數(shù)進(jìn)行計(jì)數(shù)的第二計(jì)數(shù)裝置，所述第二預(yù)定值等于一個(gè)在所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)操作中所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值由所述第一預(yù)定值位移半個(gè)周期時(shí)的值，而所述判斷裝置還在每次所述N數(shù)計(jì)數(shù)器成為所述第二預(yù)定值時(shí)判斷所述第二計(jì)數(shù)裝置的計(jì)數(shù)值，還根據(jù)由所述讀取裝置在所述第二計(jì)數(shù)裝置的計(jì)數(shù)值等于2時(shí)最終讀取計(jì)數(shù)值以及第二最終讀取的計(jì)數(shù)值判斷位同步位移，由此根據(jù)判斷結(jié)果輸出用于校正所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值的信號(hào)。
5.權(quán)利要求1所述的位同步電路，其特征是所述判斷裝置輸出作為用于校正N數(shù)計(jì)數(shù)器的計(jì)數(shù)值的信號(hào)的指定對(duì)應(yīng)于位同步位移的校正量的信號(hào)。
6.權(quán)利要求5所述的位同步電路，其特征是所述校正裝置還包含用于限制計(jì)數(shù)值能被一次校正的最大校正量的裝置。
7.權(quán)利要求5所述的位同步電路，其特征是所述校正裝置還包含一數(shù)字濾波器，能對(duì)所述判斷裝置輸出的校正信號(hào)進(jìn)行最大校正量限制處理和定標(biāo)處理中至少一個(gè)，并將處理結(jié)果供給所述N數(shù)計(jì)數(shù)器。
8.用于使一N數(shù)計(jì)數(shù)器的計(jì)數(shù)操作與輸出信號(hào)的位定時(shí)同步的方法，所述N數(shù)計(jì)數(shù)器按高于輸出信號(hào)的位速率N(N為一整數(shù))倍的時(shí)鐘進(jìn)行計(jì)數(shù)，所述方法包括步驟1，檢測輸入信號(hào)的改變點(diǎn)；步驟2，在當(dāng)步驟1檢測到輸入信號(hào)的所述改變點(diǎn)時(shí)讀取所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值；步驟3，在當(dāng)步驟1檢測到輸入信號(hào)的所述改變點(diǎn)時(shí)使一能計(jì)數(shù)輸入信號(hào)的改變點(diǎn)的總數(shù)的改變點(diǎn)數(shù)計(jì)數(shù)器的計(jì)數(shù)值增量；步驟4，每次所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值達(dá)到一預(yù)定值時(shí)讀取所述改變點(diǎn)數(shù)計(jì)數(shù)器的計(jì)數(shù)值并清除所述改變點(diǎn)數(shù)計(jì)數(shù)器的計(jì)數(shù)值；步驟5，當(dāng)步驟4讀得的改變點(diǎn)數(shù)計(jì)數(shù)器的計(jì)數(shù)值為預(yù)定值時(shí)根據(jù)步驟1中讀得的所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值判斷輸入信號(hào)與所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)操作之間發(fā)生的位的位移；和步驟6，根據(jù)步驟5的判斷結(jié)果輸出校正信號(hào)以此來校正所述N數(shù)計(jì)數(shù)器的計(jì)數(shù)值。
全文摘要
位同步電路包括:位同步計(jì)數(shù)器;檢測輸入NRZ信號(hào)的邊緣的邊緣檢測器;用于計(jì)數(shù)在位同步計(jì)數(shù)器的一個(gè)計(jì)數(shù)周期內(nèi)的邊緣檢測脈沖數(shù)的二組邊緣數(shù)計(jì)數(shù)器;在每次邊緣檢測器輸出邊緣檢測脈沖瞬間檢取位同步計(jì)數(shù)器的計(jì)數(shù)值并存放在位同步計(jì)數(shù)操作做的計(jì)數(shù)器一個(gè)周期內(nèi)檢取得的計(jì)數(shù)值的累計(jì)值的兩組寄存器。該電路還包括判斷電路,根據(jù)上述計(jì)數(shù)值和累加值判斷輸入NRZ信號(hào)與位同步計(jì)數(shù)器所做的計(jì)數(shù)操作間的同步位移量,并輸出對(duì)應(yīng)于判斷結(jié)果的校正信號(hào)。
文檔編號(hào)H04L7/033GK1188347SQ9712574
公開日1998年7月22日 申請(qǐng)日期1997年12月29日 優(yōu)先權(quán)日1996年12月27日
發(fā)明者今村剛, 佐藤聡 申請(qǐng)人:卡西歐計(jì)算機(jī)株式會(huì)社