專利名稱：使用容性絕緣壁的調(diào)制解調(diào)器裝置和絕緣耦合器以及調(diào)制解調(diào)器裝置中使用的集成電略的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體元件，在半導(dǎo)體元件上形成的電容器，特別是即使加入高電壓也不破壞元件，在2次側(cè)不通過危險電壓的作為高耐壓電容器的絕緣壁，使用該絕緣壁傳輸電信號的絕緣耦合器或者隔離器或者絕緣放大器(以下，統(tǒng)稱為絕緣耦合器)，以及使用了絕緣耦合器的應(yīng)用電路，特別是調(diào)制解調(diào)器裝置等的線路接口電路及其IC以及使用這些電路的調(diào)制解調(diào)器裝置和系統(tǒng)。
背景技術(shù)：
在通信領(lǐng)域中，為了進行公用性高的網(wǎng)絡(luò)設(shè)備的保護和終端的保護，在網(wǎng)絡(luò)與終端的邊界(以下，稱為線路接口)需要高絕緣性，以往使用絕緣性高的通信用的小型變壓器。然而，伴隨著個人計算機終端的普及發(fā)展，作為便攜式終端要求進一步小型化以及輕量化，在變壓器中使用的材料和結(jié)構(gòu)的改善方面，產(chǎn)生不能夠充分適應(yīng)小型化要求的問題，因而研究絕緣耦合器的應(yīng)用。
另外，在計量、醫(yī)療等的用途中，有時需要把傳感器與信號處理電路等信號檢測部分與信號處理部分相絕緣，絕緣耦合器這種情況下作為絕緣分離裝置已為人們所知。
相對于信號電壓為100mV左右的電壓假設(shè)由于接觸商用電源，加入100V或者高于該值的公模噪聲電壓的情況會存在。從這一點出發(fā)，絕緣耦合器和線路接口在高耐壓、小型化、低價格化的觀點方面具有共同的課題。
絕緣耦合器雖然具有絕緣變壓器的功能，而在信號傳輸時存在混入噪聲的問題，例如，如果加入來自商用電源的大的公模噪聲電壓則有時在小信號傳輸用的變壓器中不能夠進行信號傳輸，而使用應(yīng)用了專用的脈沖變壓器的變壓器型絕緣耦合器。另外，使用了絕緣變壓器的絕緣耦合器一般其安裝形態(tài)很大，而且往往造價高。
為了改善這一點，提出了使用把發(fā)光元件和受光元件組合起來的光耦合器的絕緣放大器。然而，光耦合器型絕緣放大器在溫度方面特性易于發(fā)生變化，雖然為了實現(xiàn)高精度，提出了發(fā)光/受光二極管的數(shù)量及配置、電路等的改善，然而價格很高。另外，從使用者出發(fā)，要求進一步的小型化，然而，特別是如果要進行單片半導(dǎo)體化，需要硅半導(dǎo)體工藝以外的發(fā)光、受光用的其它物質(zhì)的半導(dǎo)體工藝，考慮到通過使用若干種制造工藝價格將顯著地升高，因此在實際上不能夠?qū)崿F(xiàn)。
以小型化、高可靠性、低價格化的目的開發(fā)容性絕緣耦合器。作為構(gòu)成絕緣壁的分立元件的高耐壓電容器技術(shù)，已知電力用或者沖擊保護用陶瓷電容器，使用了該電容器的信號傳輸用的電路塊稱為容性絕緣放大器或者容性絕緣耦合器，從1970年開始使用。
在通過容性絕緣壁傳輸信號時的傳輸方式中，主要使用PWM方式(稱為脈寬調(diào)制方式或者占空比控制方式)，PWM技術(shù)在該容性絕緣耦合器中之前，作為使用了絕緣變壓器和光耦合器的絕緣壁的構(gòu)成技術(shù)已為人們所熟知。
在容性絕緣耦合器中，進而，以小型化、低價格化、高可靠性為目的，提出了使用在陶瓷基板上形成的小容量電容器的絕緣壁和隔離比較器進行占空度調(diào)制方式的絕緣放大器。另外，為了進一步小型化還有降低電容值的方案，提出了使用大約1～3pF和小絕緣壁把傳輸波形變換為微分波形，從微分波形再生FM(調(diào)頻)和PWM調(diào)制波形以后，進行解調(diào)的絕緣放大器的技術(shù)。
在調(diào)制解調(diào)器等的線路接口應(yīng)用方面，在USP 4757528[Thermallycoupled Information transmission across electrical Isolationboundaries.](以下稱為528專利)以及ISSCC86 conference recordTHPM14.3(以下稱為“發(fā)表”)中，公開了使用容性絕緣壁的單片半導(dǎo)體化的概念。另外，雖然沒有單片化，然而在特開平7-307708號公報中，提出了3個容性絕緣壁和使用該3個容性絕緣壁的數(shù)字PWM信號傳輸?shù)恼{(diào)制解調(diào)器應(yīng)用電路方式。
這些電路今后將進一步要求小型化、低價格化，如果從這個觀點出發(fā)研究這些現(xiàn)有技術(shù)則存在以下所示的課題和問題點。
528專利以前的技術(shù)，具有高耐壓性能的絕緣壁、接受輸入信號生成PWM波形的輸入電路、再生PWM波形進行解調(diào)的輸出電路都是分立部件，把這些部件組合起來進行安裝，構(gòu)成為一個絕緣耦合器。例如，在陶瓷基板上構(gòu)成容性絕緣壁，在同一個模塊上安裝2個以上半導(dǎo)體芯片，構(gòu)成絕緣耦合器。即，成為使用了多個部件的結(jié)構(gòu)。
另外，在528專利以及“發(fā)表”中，作為在單片半導(dǎo)體中構(gòu)成作為應(yīng)用電路的線路接口的概念，用作為原理的電路模式圖及其說明示出了使用容性絕緣壁和PWM傳輸方式的情況。另外，制造方法，在單片半導(dǎo)體上形成由基于DI(電介質(zhì)分離)工藝的容性絕緣壁和PWM電路構(gòu)成的絕緣耦合器，把該絕緣耦合器組合起來，傳輸音頻的信號。然而，所公開的是關(guān)于基于熱脈沖的絕緣開關(guān)的控制技術(shù)，并沒有公開在單片半導(dǎo)體基板上，用什么樣的方法構(gòu)成何種構(gòu)造的絕緣壁和電路，其結(jié)果如何進行動作，顯示出何種效果。
進而，在特開平7-307708號公報中，相對于以往的在一個傳輸通道上使用2個絕緣壁的方法，示出了以3個容性絕緣壁傳輸3個信號的電路結(jié)構(gòu)，然而并沒有示出怎樣進行動作來傳輸信號。當(dāng)然，沒有提出包括絕緣壁在內(nèi)把這些電路進行單片化的方案。
使用者要求調(diào)制解調(diào)器電路和絕緣耦合器的進一步小型化和低價格，為了實現(xiàn)這些要求，進行單片半導(dǎo)體化是必不可少的。然而，上述以往那樣的技術(shù)，并沒有公開在實現(xiàn)單片IC化絕緣耦合器、單片IC化應(yīng)用電路以及單片IC化線路接口電路時，在半導(dǎo)體基板上怎樣構(gòu)成容性絕緣壁、用于使用容性絕緣壁的電路、它們之間的配置、所配置的電路之間的絕緣方法等，以及怎樣進行動作的技術(shù)。從而，在單片IC化時怎樣實現(xiàn)絕緣耐壓，另外在半導(dǎo)體上做成的高耐壓電容器的特性也完全未知。
另外，在同時平行地使多個絕緣耦合器進行動作的情況下，一般，由于某個絕緣耦合器的動作恒定地產(chǎn)生噪聲，由所產(chǎn)生的噪聲在其它的絕緣耦合器中生成串?dāng)_影響絕緣耦合器的傳輸特性，由此，經(jīng)過絕緣壁傳輸?shù)男盘柕腟/N惡化。特別是，在調(diào)制解調(diào)器應(yīng)用這樣信號電平小，而且上升和下降信號的振幅差別大的情況下，即使是很小的串?dāng)_也將構(gòu)成問題。然而，并沒有著眼于這些問題點的相對應(yīng)的已知技術(shù)。
發(fā)明的公開本發(fā)明的目的在于實現(xiàn)內(nèi)裝在線路和終端之間所需的絕緣裝置，同時小型、經(jīng)濟的線路接口電路以及調(diào)制解調(diào)器裝置，實現(xiàn)為此所必需的單片的絕緣壁、使用了該絕緣壁的單片絕緣耦合器以及使用了這些器件的應(yīng)用電路IC，特別是線路接口電路IC。
本發(fā)明的其它目的在于提供在半導(dǎo)體基板上構(gòu)成容性絕緣壁的技術(shù)。
本發(fā)明的另一個目的在于提供在半導(dǎo)體基板上構(gòu)成使用了容性絕緣壁的絕緣耦合器的技術(shù)。
本發(fā)明的另一個目的在于提供在半導(dǎo)體基板上使用了多個絕緣耦合器的應(yīng)用電路特別是線路接口中，其構(gòu)造、配置、動作方法。進而，提供絕緣耦合器之間的時序的同步方法等降低由時序冒險以及串?dāng)_引起的信號惡化的技術(shù)。
本發(fā)明的另一個目的在于對于使用絕緣耦合器構(gòu)成線路接口，在線路中不進行通信時實現(xiàn)低漏電流。
本發(fā)明的另一個目的在于提供對于絕緣耦合器中的沖擊電壓的破壞耐力改善技術(shù)。
本發(fā)明的另一個目的在于通過使用絕緣耦合器實現(xiàn)調(diào)制解調(diào)器裝置以及系統(tǒng)的小型化、經(jīng)濟化。
本發(fā)明中，為解決大尺寸而且高價格這樣以往的問題點而采用以下的手段。
(1)作為絕緣壁，在把埋入絕緣層作為內(nèi)層的半導(dǎo)體晶片(SOI晶片)的表面上，形成達到絕緣層的絕緣性的帶(以下稱為絕緣帶)，在該絕緣帶的側(cè)壁之間形成絕緣壁。
(2)把用絕緣壁和絕緣帶包圍的形成多個電路區(qū)域的區(qū)域之間進行絕緣，形成單片化了的絕緣耦合器。
(3)在絕緣耦合器中，在接受電容器輸出的電路中設(shè)置放大器和比較器等至少電容器輸出信號用的放大裝置。
(4)在調(diào)制解調(diào)器裝置等的線路接口電路中，設(shè)置多個單片絕緣耦合器和線路一側(cè)的電路以及終端一側(cè)的電路。
(5)IC集成化的形態(tài)具有①包括高耐壓器件的線路側(cè)電路②包括作為低耐壓器件的AFE(Analog Front End)的終端側(cè)電路③把總體一體化用單片絕緣耦合器支撐這些電路。
(6)作為低壓一側(cè)特別地具有在AFE內(nèi)部安裝多個單片絕緣耦合器的形態(tài)。
(7)使用單片AFE集成電路(I-AFE)構(gòu)成線路接口電路，實現(xiàn)調(diào)制解調(diào)器電路。
(8)與由DSP(Digital Signal Processor)和I-AFE構(gòu)成的調(diào)制解調(diào)器電路相連接并使其動作，利用DSP的動作時鐘獲取DSP和I-AFE以及這些絕緣耦合器的時序同步。
通過這樣做，用絕緣層和絕緣壁實現(xiàn)高耐壓，使用放大裝置補償由于雜散電容引起的信號振幅的降低，另外通過把動作時序同步，降低由串?dāng)_引起的信號惡化，能夠?qū)崿F(xiàn)小型、高性能的絕緣耦合器以及調(diào)制解調(diào)器接口電路。
以下，更具體地說明本發(fā)明。
本發(fā)明中，把埋入絕緣層作為內(nèi)層的半導(dǎo)體晶片進行加工，形成絕緣壁、絕緣耦合器、絕緣耦合器的應(yīng)用電路，特別是線路接口電路，根據(jù)需要，把絕緣層與布線層相重疊，進而，形成兼作絕緣的保護層，做成半導(dǎo)體IC。各個電路用絕緣層、絕緣帶和絕緣保護層包圍，進行絕緣。所謂絕緣帶，例如是從半導(dǎo)體層表面達到絕緣層的1～3微米寬度左右的帶形的絕緣圖形(厚度等于半導(dǎo)體層的厚度，例如是10～50微米)，絕緣帶用形成從半導(dǎo)體面達到絕緣內(nèi)層的預(yù)定圖形的槽并且用絕緣物把該槽填埋的溝道法，或者，在半導(dǎo)體層中注入氧離子做成絕緣區(qū)的離子注入法等形成。以下，把用絕緣帶包圍的部分如電極區(qū)域、電路區(qū)域等加上“區(qū)域”稱呼。
在本發(fā)明的絕緣耦合器的線路接口應(yīng)用中，需要內(nèi)部安裝多個絕緣耦合器，這種情況下，把設(shè)置了多個容性絕緣耦合器、線路側(cè)電路和終端側(cè)電路的單片線路接口IC與由DSP和AFE構(gòu)成的調(diào)制解調(diào)器電路相連接進行動作，獲取DSP、AFE與這些絕緣耦合器的動作時鐘的時序的同步。另外，調(diào)制解調(diào)器信號收信用的絕緣耦合器的載波時鐘從直流環(huán)控制信號傳輸用耦合器的時鐘再生使用。另外，直流環(huán)控制由使用了絕緣壁的充電泵電路驅(qū)動CMOS開關(guān)進行直流閉環(huán)。
本發(fā)明的絕緣耦合器中的絕緣壁用絕緣帶包圍形成電極區(qū)域，構(gòu)成電容器，并且進行配置使得多個電極區(qū)域共有絕緣帶的一部分，使得共有長度成為獲得所需要的電容值的長度。另外，通過設(shè)定絕緣帶的形狀以及配置使得3個以上電極區(qū)域共有2個以上絕緣區(qū)域，即，也可以用多重溝道形成直接串聯(lián)連接的電容器。另外，埋入絕緣層取為具有對應(yīng)于該絕緣帶寬度的絕緣性能的厚度。
本發(fā)明的絕緣耦合器通過在同一個晶片上形成該絕緣壁和輸入電路以及輸出電路而實現(xiàn)。各個電路分別用絕緣帶包圍與其它部分相絕緣。絕緣壁原則上配置在輸入電路區(qū)域以及輸出電路區(qū)域的邊界。另外，可以使得這些電路區(qū)域與絕緣壁匯總在一起進而用絕緣帶包圍。在輸入電路以及輸出電路上分別包括PWM調(diào)制電路以及PWM解調(diào)電路，或者根據(jù)使用目的，包括其它的電路，例如，音頻信號下∑Δ調(diào)制電路以及解調(diào)電路等不僅振幅方向而且時間軸方向也被數(shù)字化了的電路。另外，在絕緣壁和輸入電路以及輸出電路之間設(shè)置用二極管等非線性元件構(gòu)成的保護電路。保護電路配置在電路區(qū)域的內(nèi)部。
本發(fā)明的應(yīng)用電路進而通過在絕緣耦合器中配置用絕緣帶包圍的應(yīng)用電路區(qū)域而實現(xiàn)。在包括多個該絕緣耦合器的情況下，也可以沿著絕緣壁排列行設(shè)置絕緣壁。在使多個絕緣耦合器動作的情況下，根據(jù)需要使傳輸時鐘同步。在該絕緣耦合器對于線路接口電路的應(yīng)用方面可以特別地把CMOS電路區(qū)域分為連接到電源線上的PMOS組以及連接到接地線上的NMOS組，用絕緣帶進行分離，使得在電路區(qū)域中包括CMOS電路。電源布線設(shè)計在多個絕緣耦合器之間。也可以用電源線以及接地線包圍各絕緣耦合器的周圍。例如，如果做成CMOS電路，則具有可以得到不需要控制電流的電壓控制即高關(guān)斷電阻的優(yōu)點，另一方面，雖然易于發(fā)生包括寄生晶體管的PMOS和CMOS的貫通現(xiàn)象即閉鎖現(xiàn)象，但是通過這樣的分離具有能夠難以產(chǎn)生該現(xiàn)象的優(yōu)點。
通過使用絕緣內(nèi)層晶片可以實現(xiàn)厚度方向的高耐壓，通過在同一個晶片上形成具有共有絕緣帶的2個電極區(qū)域可以實現(xiàn)極其小型化的絕緣壁，另外，通過在同一個晶片上形成該絕緣壁和輸出電路以及輸入電路的兩個電路區(qū)域可以實現(xiàn)極其小型的絕緣耦合器。進而，通過把電極區(qū)域重疊把電容串聯(lián)連接實現(xiàn)水平方向的高耐壓，由此即使在受到工藝的制約不能夠擴展一個絕緣帶的寬度的情況下也可以實現(xiàn)更高的耐壓。進而，在串聯(lián)電容的配置時通過把中間電極隔離，能夠減少強電場部分的跨接布線。
在使用多個絕緣耦合器的應(yīng)用的情況下，通過備齊電極以及絕緣帶等容性絕緣壁的配置，能夠使絕緣性能均勻。
在線路接口應(yīng)用的情況下，通過使多個絕緣耦合器的傳輸時鐘同步，能夠把對于傳輸信號的PWM串?dāng)_抑制為最小。另外，通過把電路方式取為CMOS電路方式，能夠使用充電泵把作為線路連接開關(guān)的直流環(huán)的控制電路進行電壓控制。CMOS電路方式實現(xiàn)關(guān)斷時開關(guān)的高阻抗，實現(xiàn)低漏電流。另外，通過與外部連接端子同樣地在絕緣壁的各端子上設(shè)置保護電路，能夠防止由于沖擊噪聲引起的器件破壞。
附圖的簡單說明第1圖是本發(fā)明1實施例的調(diào)制解調(diào)器裝置的電路框圖。
第2圖是第1圖的調(diào)制解調(diào)器裝置的動作時序圖。
第3圖是第1圖內(nèi)的絕緣耦合器的電路框圖。
第4圖是第3圖的絕緣耦合器的動作時序圖。
第5圖是調(diào)制解調(diào)器信號處理與絕緣耦合器的時序同步圖。
第6圖是示出時序同步效果的時序圖。
第7圖是第1圖的電路中的線路接口電路IC的設(shè)計圖。
第8圖是第7圖的IC中的絕緣耦合器的結(jié)構(gòu)圖。
第9圖是第7圖的IC中的絕緣壁的結(jié)構(gòu)圖。
第10圖是線路接口IC的設(shè)計的變形例。
第11圖是本發(fā)明中適用的絕緣耦合器方式的電路框圖。
第12圖是本發(fā)明的其它實施例的調(diào)制解調(diào)器裝置的電路框圖。
第13圖是示出調(diào)制解調(diào)器的其它實施例的效果的時序圖。
第14圖是線路接口電路IC的其它實施例的結(jié)構(gòu)圖。
第15圖是本發(fā)明的絕緣壁的其它實施例的結(jié)構(gòu)圖。
第16圖是本發(fā)明的絕緣耦合器的實施例的結(jié)構(gòu)圖。
第17圖是本發(fā)明的絕緣耦合器的其它實施例的結(jié)構(gòu)圖。
第18圖是本發(fā)明的絕緣耦合器的又一個實施例的結(jié)構(gòu)圖。
第19圖是使用了本發(fā)明的線路接口IC的調(diào)制解調(diào)器裝置的結(jié)構(gòu)圖。
第20圖是把本發(fā)明的單片絕緣耦合器安裝在內(nèi)部的線路接口電路的實施例的電路框圖。
第21圖是第20圖的線路接口電路的IC(I-AFE)的設(shè)計構(gòu)想圖。
第22圖是使用了第21圖的IC(I-AFE)的調(diào)制解調(diào)器電路的實施例。
第23圖是使用了第21圖的IC(I-AFE)的調(diào)制解調(diào)器裝置的實施例。
第24圖是使用了本發(fā)明的單片絕緣耦合器的其它的通信裝置的實施例。
第25圖是本發(fā)明的單片絕緣耦合器的其它設(shè)計的實施例。
第26圖是本發(fā)明的單片絕緣耦合器的其它實施例的電路框圖。
第27圖是第26圖的詳細(xì)電路圖。
第28圖是第27圖的詳細(xì)電路圖的動作時序圖。
第29圖是在同一個SOI基板上搭載了多個絕緣耦合器的實施例的電路框圖。
用于實施發(fā)明的最佳形態(tài)以下，根據(jù)實施例說明本發(fā)明。
使用第1圖～第9圖說明作為本發(fā)明一實施例的調(diào)制解調(diào)器裝置。
第1圖是本發(fā)明1實施例的調(diào)制解調(diào)器裝置的電路框圖，在第1圖中，1是調(diào)制解調(diào)器，2是線路接口電路，調(diào)制解調(diào)器電路1由DSP(DigitalSignalProcessor數(shù)字信號處理器)3以及AFE(AnalogFrontEnd)4構(gòu)成，另外，線路接口電路2由終端側(cè)電路5，絕緣耦合器6，線路側(cè)電路7，高電壓電路8構(gòu)成。調(diào)制解調(diào)器1中的DSP3和AFE4的作用是DSP3進行數(shù)字信號處理，AFE4進行數(shù)字電路和模擬電路的連接。調(diào)制解調(diào)器功能的大部分由DSP3擔(dān)當(dāng)。即，DSP3收發(fā)與終端之間的數(shù)字信息，另一方面，通過數(shù)字信號處理進行調(diào)制、解調(diào)、編碼、譯碼，進行濾波器處理的處理，與AFE4交換數(shù)字信號。AFE4擔(dān)當(dāng)AD(AnalogtoDigital)變換和DA(DigitaltoAnalog)變換以及濾波等的功能。線路接口電路2也叫做DAA(DirectAccessArrangement)，具有直接把調(diào)制解調(diào)器的模擬信號連接到電話線路的同時，在與對應(yīng)于調(diào)制解調(diào)器的交換機之間，通過線路側(cè)電路7以及高電壓電路8，存取進行線路連接、撥號發(fā)信、收信信號檢測等的信號的功能，另外，需要交換機與終端之間安全方面的接口功能，而絕緣耦合器6成為該安全方面的邊界。
DSP3的內(nèi)部由ROM(ReadOnly Memory只讀存儲器)31，PU(ProcessingUnit運算單元)32，RAM(RandomAccess Memory隨機存取存儲器)33，系統(tǒng)接口34，SOR(串行輸出接口)35，SIR(串行輸入接口)36，I/O(輸入輸出接口)37，CONT(DSP內(nèi)部的控制部分)38構(gòu)成，用3個總線39-1、39-2、39-3連接。DSP由DST的系統(tǒng)控制電路的CONT38內(nèi)的軟件進行控制，以大約40MHz動作，根據(jù)通過了HOST-IF的來自終端裝置的指令進行動作，收發(fā)數(shù)據(jù)。通常的調(diào)制解調(diào)器具有同時進行發(fā)信和收信的通信功能，發(fā)信數(shù)據(jù)如果從HOST-IF輸入則暫時存儲在RAM33中，使用ROM31內(nèi)的數(shù)據(jù)，已經(jīng)存儲的發(fā)信信號實施信號變換和編碼以及濾波處理，通過SOR35發(fā)信。另外，收信信號從SIR36輸入了AD信號以后，使用存儲在存儲器RAM中的發(fā)信信號和已經(jīng)收信的信號以及ROM31內(nèi)的數(shù)據(jù)，進行各種濾波處理和判定處理，符號變換等。I/O37具有從DSP3輸入輸出用于控制外部電路的控制信號的功能。
AFE4由DA變換器41、AD變換器42、時鐘分頻器43構(gòu)成，主要承擔(dān)濾波和調(diào)制解調(diào)處理的DSP3擔(dān)當(dāng)輸入輸出調(diào)制解調(diào)器信號的接口裝置。終端側(cè)電路5是數(shù)據(jù)以及時鐘的連接電路。絕緣耦合器6由發(fā)信通道61、收信通道62、OFHK通道63、Rdet通道64構(gòu)成，關(guān)于內(nèi)部結(jié)構(gòu)和動作的詳細(xì)情況后述。線路側(cè)電路7由2線/4線電平變換電路71、SW控制電路72、OSC(本機發(fā)信電路)73構(gòu)成，2線/4線電平變換電路71是控制發(fā)信通道和收信通道的總計4線和線路側(cè)的2線使得發(fā)信信號不會迂回到收信一側(cè)的混合電路裝置。高電壓電路8由直流環(huán)電路81以及檢測呼叫信號的Ring(呼叫信號)檢測電路82構(gòu)成，直流環(huán)電路81連接在線路連接用的兩個端子TIP以及RING上，是使用控制信號OFHK的通道63以及SW控制電路72生成直流環(huán)的裝置。
該調(diào)制解調(diào)器電路結(jié)構(gòu)上的第1個特征在于使用4個絕緣耦合器6把線路側(cè)與終端側(cè)的電路分離。當(dāng)然電源也分離，線路側(cè)電源使用來自交換機的饋電，終端側(cè)使用終端的電源。第2個特征在于從DSP3供給基本時鐘，如圖中用粗箭頭線所示，時序信號使用從調(diào)制解調(diào)器3的CONT38供給的時鐘信號DSPCLK從時鐘電路43得到調(diào)制解調(diào)器內(nèi)的AFE的AD變換時序(MCLKS)、DA變換時序(MCLKR)、調(diào)制解調(diào)器3的數(shù)據(jù)傳輸時序，與此同時，供給到線路接口電路2并提供給絕緣耦合器6的發(fā)信通道61以及控制信號發(fā)信用絕緣耦合器的OFHK通道63。另一方面，調(diào)制解調(diào)器的收信通道62使用OFHK通道63的再生時鐘，另外，控制信號收信用絕緣耦合器的Rdet通道64由于僅從收信待機狀態(tài)進行RIND信號收信時有意義因此成為用OFHK信號控制振蕩。通過這樣做，除Rdet信號通道以外與調(diào)制解調(diào)器1內(nèi)的DSP3的動作時序相同步。通過這樣做可以得到后述的效果。
其次，使用第2圖說明作為該電路的調(diào)制解調(diào)器功能的動作。第2圖中，示出分為發(fā)信時(a)，收信時(b)的時序的一例。發(fā)信時，最初根據(jù)來自終端的指令，DSP3控制I/O37接通直流環(huán)控制信號OFHK(T1)。對于直流環(huán)，如果線路(即，交換機)進行響應(yīng)(T2)，則從線路接口電路2發(fā)送撥號信號。該信號發(fā)信通過與線路標(biāo)準(zhǔn)相符合把OFHK端子接通/斷開，接通/斷開直流環(huán)而實施。例如在日本是10PPS(pulsepersecond)或者20PPS。如果結(jié)束撥號信號發(fā)送(T3)，則終端等待線路與對方的調(diào)制解調(diào)器連接(T4)，起動調(diào)制解調(diào)器1，開始發(fā)信。調(diào)制解調(diào)器1根據(jù)起動指令，按照預(yù)先決定的程序通過DSP3的SOR35以及AFE4的DA變換器41發(fā)生發(fā)信信號TXA+以及TXA-，建立與對方調(diào)制解調(diào)器的通信。線路接口電路通過絕緣耦合器6的發(fā)信通道61把TXA信號供給2線/4線變換電路71。在2線/4線變換電路71中減少向收信一側(cè)的迂回，通過直流環(huán)電路81從TIP以及RING端子把發(fā)信信號送出到線路中。如果對方調(diào)制解調(diào)器應(yīng)答該發(fā)信信號(T5)，則在線路上可以發(fā)現(xiàn)對方調(diào)制解調(diào)器的信號，返回到相反的路徑，用2線/4線變換電路71選擇收信信號，經(jīng)過絕緣耦合器6的收信通道62、AFE的AD變換器42、DSP3的SIR36傳送到調(diào)制解調(diào)器1，通過DSP的信號處理進行放大，實施濾波處理，解調(diào)，復(fù)原數(shù)字?jǐn)?shù)據(jù)，作為收信數(shù)據(jù)傳送到主機中。在停止通信時，終端根據(jù)調(diào)制解調(diào)器信號的更高位的協(xié)議，在交換終端之間的停止信息以后向各個調(diào)制解調(diào)器發(fā)信出停止指令(RS關(guān)斷)，調(diào)制解調(diào)器根據(jù)該指令使信號停止(T6，T7)。在結(jié)束了該交換的時刻(T8)，關(guān)斷OFHK。如果這樣做，則在線路連接端子TIP與RING之間與T1～T8的各個時刻相對應(yīng)，實現(xiàn)大致第2圖的“TIP～RANG”之間這樣的信號。
收信時，從線路一側(cè)使用RING信號起動(T1)，線路接口電路如果用RING檢測電路8檢測到該信號，則迅速地通過絕緣耦合器6的Rdet通道64傳遞到調(diào)制解調(diào)器3。如果調(diào)制解調(diào)器3的I/O電路37檢測到該信號并且進行響應(yīng)，則與發(fā)信時相同輸出直流環(huán)控制信號OFHK進行直流閉合(T2)。由于一旦閉合直流則基站的交換機停止發(fā)信RING信號(T4)，因此等待線路的調(diào)整時間(T4)，由于對方調(diào)制解調(diào)器發(fā)信來調(diào)制解調(diào)器信號，因此把該信號收信為信號RXA+以及RXA-，如果收信側(cè)調(diào)制解調(diào)器識別為是調(diào)制解調(diào)器信號，則響應(yīng)該信號開始發(fā)信(T5)。在通信完成時，也以T6、T7、T8這樣與發(fā)信時幾乎相同的順序結(jié)束。在這些收信動作期間，對應(yīng)于T1～T8的各個時刻在線路上可以顯示出圖示的信號(模式地示出)。該動作自身通常遵從標(biāo)準(zhǔn)。
第3圖是第1圖實施例內(nèi)的絕緣耦合器6的一個通道的電路框圖，在圖3中，9-1以及9-2是后述的容性絕緣壁，21是輸入電路，22是輸出電路，用該絕緣壁實現(xiàn)調(diào)制解調(diào)器的終端與交換機之間的安全方面的邊界。輸入電路21從端子103輸入電源以及信號，由調(diào)制電路104、驅(qū)動電路105、保護電路106構(gòu)成，把所輸入的模擬信號進行變換以及調(diào)制，變換為PWM(PulseWidthModulation)信號，通過絕緣壁9-1以及9-2向輸出電路22傳遞信號。輸出電路22由保護電路107、檢測電路108、解調(diào)電路109構(gòu)成，從端子110供電，通過絕緣壁9傳送來的信號用檢測電路108檢測，使用積分電路135以及比較電路137從檢測信號再生PWM信號，另外，從PWM信號再生對應(yīng)于輸入信號的模擬信號。另外，還具有從檢測的信號抽取出時序信號，并且把這些信號進行輸出的功能。
在輸入側(cè)的端子103上具有電源端子VDD1以及VDD2、接地端子VSS1、作為信號輸入的+和-的差分輸入端子、成為調(diào)制時序的時鐘輸入端子。調(diào)制電路104由比較電路111以及載波發(fā)生電路112構(gòu)成。驅(qū)動電路105是由PMOS晶體管113以及114和NMOS晶體管117以及118構(gòu)成的反相驅(qū)動器。保護電路106由二極管121、122、123、124和電阻129、130構(gòu)成，防止由來自輸出電路22一側(cè)的沖擊電壓引入引起的電路破壞。輸出電路22一側(cè)的保護電路107由電阻131、132以及二極管125、126、127、128構(gòu)成，保護檢測電路108的晶體管的柵極。PMOS115、116以及NMOS119、120是具有反饋電阻133以及134的反相器結(jié)構(gòu)的檢測電路。檢測電路108的輸出連接積分電路135。積分電路135從反相器輸出信號再生PWM波形。136是再生載波的時序的電路，137是比較電路。輸出電路側(cè)的端子110從電源端子VDD3、VDD4和VSS供電，輸出處理結(jié)果的互補型的信號輸出+、-和定時時鐘。該結(jié)構(gòu)的特征在于(1)使用2個絕緣壁9-1、9-2，(2)是外部時鐘輸入，(3)具有再生時鐘輸出。另外，雖然由于是通常的輸入輸出保護電路而未示出，然而在該電路框圖中的端子103上，在信號輸入+和-以及時鐘輸入上，當(dāng)作為絕緣耦合器單獨使用時，設(shè)置輸入保護電路。另外，在該電路結(jié)構(gòu)的說明中示出PMOS以及NMOS的組合，然而根據(jù)應(yīng)用目的，也可以是雙極型工藝和混合工藝。另外，在以單獨使用絕緣耦合器為目的時，也可以在內(nèi)部發(fā)生時鐘。
其次，使用第4圖說明該實施例的絕緣耦合器的動作。第4圖是第3圖的絕緣耦合器的動作時序，信號傳輸方式是PWM(脈寬調(diào)制方式)方式。使用比作為要傳輸波形的輸入信號頻帶(這里最大是3.4kHz)充分高的(這里是1.2288MHz256倍以上)的載波，把時間軸分為每個微細(xì)的周期T，把在各時刻的輸入信號的大小變換為各個脈沖寬度t進行傳輸。在輸入信號是0伏特時t/T＝0.5，即，是50％占空比，輸入信號越向正向加大則越加大脈沖寬度，輸入信號越向負(fù)向加大則越使脈沖寬度狹窄，進行占空比變換。另外，輸入信號為了降低公共模噪聲的影響采用輸入信號+以及輸入信號-的差分輸入，然而根據(jù)應(yīng)用目的也可以使用其它的輸入方式。
第4圖模式地示出把正弦波加入到+、-輸入端子的情況。用載波發(fā)生電路112把從絕緣耦合器以外輸入的矩形時鐘變換為鋸齒波，作為載波。調(diào)制電路104是比較電路111，把接受這些輸入信號使脈沖的占空比發(fā)生變化的輸出PWM+以及PWM-進行輸出。驅(qū)動電路105把該PWM+以及PWM-波形輸入到驅(qū)動電路105中，通過保護電路106提供給絕緣壁9-1、9-2的一方的端子。絕緣壁9-1、9-2的電容值大約是1pF。由于保護電路106設(shè)定為數(shù)十ns左右以下的在高電壓沖擊波形下有效的常數(shù)，因此在該驅(qū)動波形上幾乎不產(chǎn)生影響。絕緣壁9-1、9-2的另一方的電極通過保護電路107輸入到檢測電路108。該檢測電路108是反相器以及積分電路135。反相器輸出是檢測信號+以及-這樣的微分波形，另外，由于雜散電容而顯著地衰減，因此在反相器中放大后輸入到積分電路135中。積分電路135是具有+以及-這2個輸入的積分器，通過把微分波形作為輸入信號輸出圖示的再生PWM信號+以及-。時序再生電路136是PLL電路，從再生PWM信號抽取出時序信號成分。使用時序波形生成鋸齒波，如果在再生PWM信號的時刻把該信號進行抽樣保持，則能夠再生輸出信號+以及-這樣的解調(diào)波形。
另外，雖然說明了該絕緣耦合器的電路動作，然而在本發(fā)明的實施例中，PWM的實現(xiàn)方法也可以是其它方法。例如，調(diào)制波形可以取為三角波。如果使用三角波，則由于調(diào)制波形的中心時序成為恒定，因此例如具有在解調(diào)電路中能夠采用PLL那樣的高精度的時序再生方式的效果。另外，在輸出電路中代替積分電路也可以配置置位復(fù)位型的觸發(fā)器。在作為反相器輸出的微分波形的上升時刻是PWM的時序信息本身，通過適當(dāng)?shù)剡x擇負(fù)載電阻和反相器的特性，能夠直接地作為觸發(fā)器的控制信號。觸發(fā)器的輸出是PWM波形。
該動作時序的特征在于發(fā)信信號、收信信號、線路連接控制信號這三個控制信號的傳輸平行地進行。因而在使用了絕緣耦合器的線路接口中，信號的串?dāng)_成為噪聲使S/N惡化。因此，在該實施例中，使DSP的動作時序與調(diào)制解調(diào)器處理時序和絕緣耦合器的時序相同步，抑制該惡化。使用第5圖說明這一點。
第5圖(a)(b)示出調(diào)制解調(diào)器信號處理和絕緣耦合器的動作的時序關(guān)系，本實施例的電路結(jié)構(gòu)的特點在于從調(diào)制解調(diào)器供給線路接口電路的動作時序，把IC內(nèi)部電路的動作取為與該時鐘相同步。在第5圖中(a)是調(diào)制解調(diào)器信號處理部分，時序雖然是模式的然而取為流程右側(cè)所示那樣的關(guān)系。即，在調(diào)制解調(diào)器信號處理部分中，使DSP以39.3216MHz進行動作，在AFE中供給1.2288MHz用作為DA變換器時序MCLKS以及AD變換時序MCLKR。DA變換以及AD變換方式由于是256倍的過速率抽樣方式因此實質(zhì)上是9.6ksps。(b)是線路接口部分的時鐘時序關(guān)系，通過把從DSP供給的時鐘信號DSPCLK作為NCLKS供給到絕緣耦合器6的發(fā)信信號通道61以及控制信號通道63，使得與調(diào)制解調(diào)器的動作時序同步。收信通道NCLKR由于可以僅在控制信號接通狀態(tài)時動作，因此如圖所示成為門脈沖波形。另外，Rdet通道的時序CLK2雖然在線路側(cè)電路中進行本機振蕩，但是在進行與調(diào)制解調(diào)器之間的信號存取時由控制信號OFHK停止振蕩。
使用第6圖說明通過這樣使DSP、AFE、絕緣耦合器的動作時序相同步產(chǎn)生的效果。
第6圖中，(a)示出把鋸齒波作為載波時的PWM調(diào)制時序。調(diào)制是通過把時鐘信號進行積分生成作為載波的鋸齒波，通過與傳輸信號進行比較得到PWM調(diào)制波形。這里，示出收信信號、發(fā)信信號和OFHK控制信號。收信信號如第1圖的RXA+、-所示，受線路傳輸損失的影響，振幅減小，是-20～-45dBm左右。與此相對，發(fā)信信號由于從自身發(fā)信因此振幅大，通常是-6～-15dBm左右?？刂菩盘柺?V的邏輯電平，為最大值。如果把這些振幅變換為PWM占空比，則如圖所示，小振幅的信號振動寬度窄，大振幅的信號振動寬度大。另外，信號的性質(zhì)由于調(diào)制解調(diào)器波形是交流信號，因此如圖所示可以見到振動，可以看到控制信號停止。本實施例中，由于把各個絕緣耦合器的時序進行同步因此如第6圖所示，載波、調(diào)制波形、控制信號PWM波形排列有序，使相互的干涉為最小。另外，在調(diào)制解調(diào)器電路中，在預(yù)定的時序把收發(fā)信的信號進行AD或者DA變換，而通過把從調(diào)制解調(diào)器得到的時鐘與這些信號相同步在PWM部分中即使在每個周期t進行抽樣，也可以使影響為最小(在非同步中存在差模噪聲影響)。
如果進一步詳細(xì)說明降低串?dāng)_的原理則如下所示。
如果同時使多個脈寬調(diào)制的絕緣耦合器進行動作，則由于PWM波形重疊，上升沿和下降沿的位置靠近，因此由于設(shè)備和電路的電耦合，由自身電路的動作在自身電路中發(fā)出的噪聲影響其它電路的動作，產(chǎn)生使得其它電路的上升沿和下降沿的時序紊亂的相互干涉，即所謂的串?dāng)_。在DAA電路中需要3至5個絕緣耦合器的情況下在為了進行模擬數(shù)據(jù)傳送使用PWM絕緣耦合器的應(yīng)用中，由于該紊亂產(chǎn)生波形畸變，由于該畸變傳輸信號的S/N惡化，例如如果是聲音信號則增加噪聲，在調(diào)制解調(diào)器應(yīng)用中成為傳輸錯誤。而如果使PWM傳輸時鐘時序同步則如圖所示至少具有能夠把邏輯電平的時序與模擬信號的時序的重疊分開的效果。另外，即使在后述那樣的僅使用邏輯電平的PWM的系統(tǒng)的情況下由于時序紊亂被限定在邏輯電平附近因此也具有可以減少串?dāng)_影響的效果。
第6圖(b)示出適用三角形載波情況的PWM調(diào)制時序。這種情況下，由于載波為三角波因此在三角波兩側(cè)除去出現(xiàn)PWM調(diào)制時序以外，基本上也包含著相同的問題，而通過本實施例這樣做，可以得到相同的效果。另外，傳輸收信檢測信號Rdet的絕緣耦合器105用的時鐘由設(shè)置在線路一側(cè)的振蕩器OSC112發(fā)生，因此與其它絕緣耦合器的動作和時序不吻合，而在輸入了OFHK控制信號時禁止振蕩，通過該作用振蕩電路的動作在開始進行調(diào)制解調(diào)器通信之前停止，因此具有由此可以抑制串?dāng)_影響的效果。
第7圖是該線路接口IC的設(shè)計構(gòu)想圖。第7圖中，2是線路接口IC，206-1、206-2、206-3是絕緣帶，分別包圍線路一側(cè)的端子區(qū)域201以及線路一側(cè)的電路區(qū)域202，終端一側(cè)的電路區(qū)域204以及端子區(qū)域205。203是絕緣耦合器排列區(qū)域，沿著一列并排排列著如第1圖所示的4個絕緣耦合器。
該設(shè)計的特征在于(1)使用了4個具有容性絕緣壁的絕緣耦合器，(2)幾何形地排列成把絕緣耦合器夾在中間使得線路側(cè)電路和終端側(cè)電路相分離，以及(3)用絕緣帶包圍線路側(cè)電路以及終端側(cè)電路的每一個。作為絕緣帶，具有用該絕緣帶能夠把線路側(cè)、終端側(cè)、各個電路絕緣隔離，在各區(qū)域中，能夠隨意地自由設(shè)計1次電路和2次電路之間的耐壓，另外，同時還簡化絕緣能力的評價、管理等的優(yōu)點。
另外，在進行該集成電路組件安裝時，當(dāng)然要在最終確保露出到組件外部分的承受空氣絕緣的絕緣距離的同時，把內(nèi)部模塊化實施絕緣處理。
其次，使用第8圖說明第7圖的絕緣耦合器部分的構(gòu)造。第8圖(a)是平面圖，第8圖(b)是剖面圖，每一個圖都模式地僅示出驅(qū)動電路以及檢測電路。第8圖(a)中，203是絕緣耦合器區(qū)域，206是絕緣帶，207是絕緣壁，211是輸入電路區(qū)域，202是輸出電路區(qū)域。絕緣帶206形成206-1～206-6的多個圖形。另外，絕緣壁207的部分符號由于繁雜而省略了一部分，不過情況相同。輸入電路區(qū)域211以及輸出電路區(qū)域212進而由PMOS區(qū)域213、214、215、216以及NMOS區(qū)域217、218構(gòu)成。作為輸入電路的輸入端子示出驅(qū)動電路的2個反相器輸入端子IN1、IN2。另外，作為輸出電路的輸出端子示出檢測電路的2個反相器輸出端子OUT1、OUT2。VDD1～VDD4是分離的電源端子，VSS1以及VSS2是分離的接地端子。平面圖(a)的特征在于(1)用絕緣帶把電路區(qū)域分離，另外，(2)作為絕緣壁，把絕緣帶形成為梳形的鋸齒形圖形，在相對的面積上工作，另外(3)沿著橫方向串聯(lián)連接4個電容器形成2組絕緣壁。它們?nèi)缟纤鲇没パa的PWM數(shù)字波形驅(qū)動。2組絕緣壁之間的串?dāng)_很少，但是在成為問題的用途時，如果在它們之間，即，沿著橫方向準(zhǔn)備長的間隔和電源圖形VDD、VSS的布線圖形，設(shè)置在絕緣壁之間使耦合緩和則有效。另外，在使用多個絕緣耦合器的情況下用相同的配置也有效。另外，在電路區(qū)域中，用絕緣帶把PMOS的區(qū)域與NMOS的區(qū)域分離。通過該分離，即使在電路上加入了意想不到的沖擊電壓在原理上也不會發(fā)生由于寄生晶體管的導(dǎo)通產(chǎn)生的電源之間的短路、貫通，即閉鎖現(xiàn)象。
在第8圖(b)中，231是基板，232是絕緣層，233是半導(dǎo)體層，234是保護層，用多個絕緣帶206形成半導(dǎo)體的區(qū)域，從左開始排列輸入電路區(qū)域211、絕緣壁207、輸出電路區(qū)域212。該結(jié)構(gòu)在本實施例中，準(zhǔn)備把大約2微米厚的SiO2絕緣層作為內(nèi)層的硅晶片(SOI基板)，在其上面應(yīng)用使用了光掩膜的薄膜工藝生成各個區(qū)域。在第8圖(b)中，206-1～206-6的絕緣帶是大約1.5μm寬度的SiO2層。在構(gòu)造方面，在把絕緣層作為內(nèi)層的硅晶片上，用絕緣帶206劃分形成輸入輸出電路區(qū)域、絕緣壁區(qū)域等各個區(qū)域，進而，重疊保護層234。硅晶片成為單晶硅的基板231上，迭層SiO2層，或者重疊了進而把表面氧化了的多晶硅的多層絕緣層232，再迭層單晶硅的半導(dǎo)體層的結(jié)構(gòu)。在本實施例中粘接使用把多晶硅表面的硅氧化膜的表面鏡面研磨重疊以后在特定溫度下通過熱處理進行粘接的方法。絕緣帶206是SiO2層，是絕緣物。保護層234是SiO2、HLD或者SiN等絕緣物，在該層中包括基于多晶硅和鋁等的布線層。絕緣帶206用暫開槽(溝)把SiO2或BPSG埋入的方法，把溝側(cè)壁氧化為很薄后埋入多晶硅膜的方法，或者涂敷PIQ和SOG的方法，或者用來自上面的氧離子照射把半導(dǎo)體層改變?yōu)榻^緣體等的方法形成。電容器用三個電極區(qū)域236、237、238和絕緣帶206構(gòu)成。通過這樣做，與絕緣層232的厚度相同比較，即使在絕緣帶206的寬度方面受限制的開槽方式的情況下通過串聯(lián)連接電容器也能夠確保絕緣耐壓。
另外，在以一個絕緣帶的耐壓可以滿足電要求的情況下，通過這樣做實現(xiàn)2重絕緣能夠做成可靠性高的部件。另外，輸入電路區(qū)域211和輸出電路區(qū)域212用剖面顯示則成為235以及839，它們用2個絕緣帶包圍，成為可以得到高絕緣耐壓的構(gòu)造。這樣，由于從基板通過絕緣帶以及絕緣層把多個電路物理地進行絕緣，因此該集成電路在進行組件安裝時，能夠直接粘接在框架上，具有散熱良好的優(yōu)點。
其次，用第9圖進一步說明第8圖的絕緣耦合器中的絕緣壁部分的構(gòu)造。第9圖中，(a)是平面圖，(b)(c)是平面圖(a)中的A-A’剖面圖。第9圖(a)中，207是絕緣壁，206-1、206-2、206-3是用大約1.5微米寬度的SiO2形成的絕緣帶，241、242、243是用絕緣帶206包圍的電極區(qū)域，244以及245是作為開設(shè)在電極區(qū)域241以及242上部的保護層的孔的端子。在第9圖(b)中，231是大約400微米厚的Si基板，232是大約2微米厚的絕緣層，233是大約15微米厚的半導(dǎo)體層，234是大約5微米厚的保護層，其它的符號與(a)相同。
從剖面圖可知，在把絕緣層作為內(nèi)層的硅晶片上應(yīng)用使用了光掩膜的薄膜工藝生成各區(qū)域。絕緣帶是SiO2層，是絕緣體。絕緣帶206用1次開槽(溝)把SiO2埋入的方法，或者用來自上面的氧離子照射把半導(dǎo)體層改變?yōu)榻^緣體等的方法形成。電容器用3個電極區(qū)域241、242、243和2個絕緣帶206-1、206-3構(gòu)成。通過圖形化把絕緣帶206如圖示那樣折疊，使得加長電極241、242和243的連接長度，能夠在較小的半導(dǎo)體面上高效地得到電容值。順便指出，本實施例中，可以在大約160微米的正方形下得到大約2pF，耐壓在直流耐壓試驗中每一個絕緣帶可以得到大約750V的絕緣性能。在端子244以及245之間加入電壓，從絕緣壁207的外側(cè)看去，成為用絕緣帶把電極區(qū)域241、242兩重包圍的圖形。另外，在形成絕緣帶206的圖形時，在折疊部分或角部盡可能使用圓弧圖形(半徑2～5微米)，使得不發(fā)生銳角的圖形。絕緣帶206的其它部分是作為與其它各個電路部分區(qū)域分離所必需的。第9圖(c)是不能夠把絕緣層的厚度加厚時的構(gòu)造圖，通過把絕緣層做成2層可以得到有效的耐壓。另外，在多層構(gòu)造的IC中雖然很少但仍然可以見到翹曲，而通過把絕緣層作為內(nèi)層調(diào)節(jié)各層的厚度，還具有分散應(yīng)力減少翹曲的效果。
另外，如第7圖那樣示出了把絕緣耦合器排列成一列的設(shè)計例，而如第10圖所示那樣能夠把絕緣壁的排列變形。即，第10圖是線路接口IC的其它設(shè)計構(gòu)想，如該圖所示，把絕緣耦合器沿著直角方向各排列2個。在線路側(cè)電路和終端側(cè)電路之間加入1500Vdc的試驗電壓，各個電路區(qū)域由于分別用絕緣帶包圍設(shè)置在SOI基板上，因此能夠進行相當(dāng)自由的設(shè)計。
然而，由于區(qū)域間布線以及端子的排列或尺寸，這種設(shè)計受到制約。另外，該設(shè)計的情況下，電路區(qū)域或端子數(shù)方面存在不平衡的情況下，具有可以進行有效的區(qū)域配置的特征。
其次，使用第11圖說明本發(fā)明的絕緣耦合器的傳輸方式。在第11圖中，使用框圖示出從(a)到(f)的各種傳輸方式。絕緣壁是本發(fā)明的電容器。本發(fā)明的絕緣耦合器使用2個絕緣壁，用互補波形驅(qū)動使得即使把收信一側(cè)隔離也能夠正確地進行信號傳輸。輸入電路從端子VDD1和接地端子VSS1接受供電，把從輸入端子接受的信號變換為驅(qū)動絕緣壁一方端子的波形以后輸出。輸出電路從電源端子VDD2和接地端子VSS2接受供電，檢測出現(xiàn)在絕緣壁的相反一側(cè)的端子上的波形并且變換為輸出信號進行輸出。變換波形可以使用僅是振幅方向數(shù)字化了的PWM(脈沖占空比變換)或者FM(電壓-頻率變換)，或者在時間軸方向也被數(shù)字化了的數(shù)字傳輸方式等種種方式。
第11圖(b)示出PWM傳輸方式的情況。PWM方式在輸入電路以信號頻帶數(shù)十倍以上的一定周期T把輸入的模擬信號進行抽樣，把振幅變換為時間軸方向的占空比(0V輸入取為50％占空比)后傳輸，在輸出電路中，檢測該信號，通過再次把占空比變換為振幅值以后，再生輸入波形，輸出模擬信號。通過把占空比進行模擬處理，原理上能夠得到高分辨率。當(dāng)然也可以傳輸數(shù)字信號。
(c)示出本發(fā)明的數(shù)字傳輸?shù)那闆r。在數(shù)字傳輸中，例如實施曼徹斯特碼等那樣的代碼變換使得在傳輸波形上相同的電平不連續(xù)以后，驅(qū)動絕緣壁，在輸出電路中，檢測該信號，進行逆變換再生原來的數(shù)字信號。這種情況與輸入數(shù)字信號傳送頻率同步，進行代碼變換以及逆變換。該方法具有由于振幅方向的變換少因而難以受噪聲影響的特征。
(d)示出通過絕緣壁進行AD變換輸入的情況。在輸入電路中把模擬的輸入信號進行AD變換，進而，與(c)相同，在實施了代碼變換以后驅(qū)動絕緣壁。在輸出電路中，檢測該信號，進行逆代碼變換以后輸出數(shù)字信號。
(e)示出通過絕緣壁相反地進行DA變換輸出的情況。在輸入電路中把數(shù)字的輸入信號與(c)相同進行代碼變換以后驅(qū)動絕緣壁。在輸出電路中，檢測該信號，進行逆代碼變換以后作為DA變換輸出模擬信號。
(f)示出把(d)和(e)組合起來使用AD變換以及DA變換實施模擬信號的輸入輸出的情況。從(d)至(f)的信號傳輸方式通過把數(shù)字信號的連接方取為DSP，在調(diào)制解調(diào)器的聲音信號處理模擬前端以及線路接口方面是適宜的結(jié)構(gòu)。
這些方式依據(jù)本發(fā)明能夠集成在單片IC上。如果更具體地講，上述容性絕緣壁是用于把2個電路之間耦合的電路，與加大基板之間的雜散電容，分別制作組合輸入電路、輸出電路、絕緣壁的情況相比具有很大的差別。因此，用絕緣壁的傳輸效率僅惡化幾分之一。在上述的實施例中，也可以在輸出電路的初級配置放大電路，然后進行檢測處理、解調(diào)處理。
第12圖是本發(fā)明的其它實施例的調(diào)制解調(diào)器裝置的電路框圖。
在第12圖中，251是本實施例的線路接口IC，252是終端側(cè)電路，253是絕緣耦合器，254是線路側(cè)電路，255是高耐壓電路。另外，終端側(cè)電路252由DSP接口256、調(diào)制解調(diào)器數(shù)據(jù)的輸出接口SOR261、調(diào)制解調(diào)器數(shù)據(jù)的壓縮電路262、發(fā)信側(cè)多路轉(zhuǎn)換器263、通用輸出寄存器的主寄存器GORM266、糾錯電路265、收信側(cè)多路轉(zhuǎn)換器266、收信調(diào)制解調(diào)器數(shù)據(jù)的解壓縮電路267、調(diào)制解調(diào)器數(shù)據(jù)的輸入接口SIR268、通用輸入數(shù)據(jù)的糾錯電路269、通用輸入寄存器的從寄存器GIRS270構(gòu)成，絕緣壁253由發(fā)信通道用絕緣耦合器6-1以及收信通道用絕緣耦合器6-2構(gòu)成，線路側(cè)電路254中，發(fā)信通道由線路側(cè)發(fā)信通道的多路轉(zhuǎn)換器271、發(fā)信調(diào)制解調(diào)器數(shù)據(jù)的解壓縮電路272、DA變換器273、通用輸出信號的糾錯電路274、從屬的通用輸出寄存器275、AD變換器276、AD變換數(shù)據(jù)的壓縮電路277、多路轉(zhuǎn)換器278、主通用輸入寄存器GIRM279、輸入數(shù)據(jù)的糾錯電路280、2線/4線變換電路281、SW控制電路283構(gòu)成，高耐壓電路255由直流環(huán)電路282以及呼叫信號檢測電路284構(gòu)成。
該電路結(jié)構(gòu)的特征在于第1是把AD變換器以及DA變換器配置在線路一側(cè)，把通過絕緣耦合器的信號變?yōu)閿?shù)字?jǐn)?shù)據(jù)。因而，如后所述格外地改善通過絕緣壁的抗噪聲性能。另外，第2是暫時把AD變換信號以及DA變換信號進行壓縮通過絕緣耦合器，把控制信號進行糾錯編碼后嵌入到該空部分中，使得絕緣耦合器6減半為6-1以及6-2這兩個。由于如果把絕緣壁搭載到半導(dǎo)體基板上需要很大的面積，因此即使考慮到數(shù)據(jù)的壓縮解壓縮以及糾錯等電路追加部分的面積增加，減少絕緣耦合器的個數(shù)這一點在減小芯片面積方面也是有利的。進而第3是在功能上幾乎與

圖1相同，高耐壓電路255的內(nèi)部電路，線路側(cè)電路254中的2線/4線變換電路281，SW控制電路283是完全相同的功能。另外第4是在多路轉(zhuǎn)換器266中加入絕緣耦合器6-2的再生時鐘以及來自DSP的時鐘這兩種時鐘進行時序調(diào)整。通過配置1比特或者2比特的緩沖存儲器能夠進行時序的調(diào)整。第5是通用輸入輸出寄存器GOR、GIR把主寄存器的內(nèi)容順序復(fù)寫到從寄存器中。當(dāng)然作為該電路的變形，在技術(shù)進步，絕緣耦合器進一步減小的情況下噪聲少難以產(chǎn)生誤差時，也可以省略壓縮和糾錯以及多路轉(zhuǎn)換器。
其次，使用第13圖說明該實施例的效果。
在第13圖中，(a)示出把鋸齒波用為載波的情況，(b)示出把三角波用為載波的情況。如兩圖所示，發(fā)信信號以及收信信號即使都是模擬信號，絕緣壁中也僅通過數(shù)字PWM信號，通過把DSP、調(diào)制解調(diào)處理、絕緣耦合器的動作時序取為同步，能夠得到最大的抗絕緣壁的傳輸誤差的性能。
第14圖示出把線路接口IC做成2片結(jié)構(gòu)的情況。在第14圖中，291是線路接口芯片，292是終端接口芯片，在線路接口芯片291中，配置端子區(qū)域293、線路側(cè)高電壓電路區(qū)域294、端子區(qū)域295，在終端接口芯片292中配置端子區(qū)域296、線路側(cè)低電壓電路區(qū)域297、絕緣耦合器區(qū)域298、終端側(cè)電路區(qū)域299、端子區(qū)域300。在線路側(cè)高電壓電路區(qū)域294中，配置直流環(huán)電路以及收信(RING)檢測電路。另外，在終端接口芯片292的線路側(cè)低電壓電路區(qū)域297中配置2線/4線變換電路，OFHK開關(guān)(SW)控制電路以及發(fā)信電路。通過這樣做，由于把高電壓的電路元件所必需的線路接口芯片291的工藝條件與絕緣壁或作為低電壓的電路元件的電路相分離因此具有能夠選擇性地進行高效工藝的優(yōu)點。另外，通過減小1片IC芯片的尺寸能夠降低對于工藝中的綜合成品率的影響，還具有可以增加每個晶片的IC芯片獲取數(shù)的效果。另外，線路接口芯片也可以使用分立元件做成分立電路。通過這樣做，在終端接口芯片中只有邏輯信號以及調(diào)制解調(diào)器的信號電平的信號，由于沒有直接與線路連接的部分，因此產(chǎn)生出易于擴展調(diào)制解調(diào)器以外的應(yīng)用等，例如用于多功能電話機的內(nèi)部電路等的適用范圍的效果。
第15圖是絕緣壁其它實施例的構(gòu)造圖，(a)是1重絕緣，(b)是2重絕緣，(c)是2重絕緣的其它變形實施例的平面圖。在第15圖中，207是絕緣壁，206-1、206-2、206-3是絕緣帶，241、242是用絕緣帶206包圍的電極區(qū)域，244以及245是在電極區(qū)域241以及242上述的保護層上開設(shè)孔形的端子，301-1以及301-2是隔墻。第15圖(a)以及(b)是示出與第9圖的實施例同樣地在絕緣帶上不具備一切銳角的圖形的實施例。
第15圖(a)圖形的特征在于通過用絕緣帶206-1以及206-2的簡單繪畫形成具有端子244、245的電極區(qū)域241、242，如果這樣做，則可以排除絕緣帶之間連接成T形的部分，具有不僅用溝道法填埋槽時的效率高，而且可以減少電場集中的效果。第15圖(b)也同樣，該圖形的特征在于通過用絕緣帶206-3以及206-4的簡單繪畫形成具有端子244、245的電極241、242，進而把它們分別用絕緣帶206-1、206-2包圍，由此，形成在絕緣帶206-1與206-3之間，絕緣帶206-3與206-4之間形成的中間電極，因而具有產(chǎn)生2倍的耐壓性能的效果。第15圖(c)的圖形是第15圖(a)以及第9圖的實施例的變形例，如果允許2個T形則通過用絕緣帶206-3包圍，具有能夠?qū)崿F(xiàn)面積效率良好的絕緣壁的效果。(a)(b)的方法也可以在進一步增加串聯(lián)數(shù)的情況下有效地展開。
本發(fā)明即使作為絕緣耦合器單體也是有效的，使用第16圖說明這一點。第16圖是本發(fā)明的絕緣耦合器一實施例的構(gòu)造圖，第16圖中的絕緣耦合器203是在第8圖的絕緣耦合器部分上，設(shè)置輸入電路用的端子區(qū)域201以及輸出電路用的端子區(qū)域205，并且配置各自的端子，是大約2mm平方的大小。通過這樣做，能夠制作成超小型模擬PWM方式的單片絕緣耦合器部件。該部件當(dāng)然在以后的工藝中在組件安裝時使用，而由于是單片因而極其小型，在計測設(shè)備的測試探頭和醫(yī)療用的各種傳感器這樣的應(yīng)用裝置的內(nèi)部安裝，能夠?qū)@些裝置的小型化，高性能化方面作出貢獻。
另外，第17圖是把第16圖的2個絕緣耦合器搭載到1片芯片時的設(shè)計構(gòu)想圖。在第17圖中，203是在內(nèi)部裝有2個耦合器的單芯片絕緣耦合器，203-1、203-2分別是在內(nèi)部安裝的絕緣耦合器1以及絕緣耦合器2，分別用絕緣帶206-1以及206-2包圍。該設(shè)計的特征在于(1)用絕緣帶62-1以及62-2包圍各絕緣耦合器，以及(2)排列電場集中的絕緣壁。通過這樣做，對于2個輸入與2個輸出中的某一個之間也能夠確保絕緣耐壓，具有可以維持絕緣耐壓的同時能夠自由地配置各個電路元件的效果。另外，依據(jù)該構(gòu)造，能夠使不需要的電路的耦合為最小。能夠擴展應(yīng)用范圍。
第18圖是本發(fā)明絕緣耦合器的又一個實施例，示出把使用絕緣帶分別絕緣了的輸入電路和輸出電路集成化，把陶瓷電容器與絕緣壁組合起來構(gòu)成絕緣耦合器時的集成電路和絕緣耦合器的構(gòu)造。第18圖中，(a)是芯片設(shè)計的概要，(b)是該IC與陶瓷電容器安裝到電路基板上的剖面圖。第18圖(a)中，303是絕緣耦合器用IC，206-1以及206-2分別是包圍輸入電路區(qū)域以及輸出電路區(qū)域的絕緣帶，304是外設(shè)絕緣壁，端子區(qū)域201以及205分別加入與外設(shè)絕緣壁304相連接的連接端子C1-O以及C2-O、C1-I以及C2-I。其它符號的意義與第16圖相同。
第18圖(b)中，303是絕緣耦合器用IC，305以及306是焊盤。307是電路基板，在兩面具有銅箔308、309、310、311的電路連接圖形，根據(jù)需要設(shè)置通孔312、313。電路基板307根據(jù)需要在不損傷絕緣性的情況下也可以把銅箔構(gòu)成多層。絕緣壁304是片型電容器，在電路基板上用焊盤316、317進行表面安裝。通過這樣做，把在半導(dǎo)體集成電路中占有比較大面積的絕緣壁做成其它芯片，絕緣耦合器的形成尺寸雖然比較大然而是可接受的價格，另外，主動地加大絕緣壁的電容器值使得能夠自由地選擇動作時序頻率的構(gòu)成方法也是可行的。即，通過加大電容器值提高低頻特性，因此易于進行波形傳輸，例如，具有利用充電泵電路等也能夠進行小功率傳輸?shù)膬?yōu)點。
如上所述，如果依據(jù)這些實施例，則能夠在半導(dǎo)體集成電路上合理地形成絕緣耦合器，能夠擴大集成電路的用途。另外，這樣形成的絕緣耦合器具有在小型化和低價格化方面做出很大貢獻的效果。
第19圖是示出把本發(fā)明的單片線路接口應(yīng)用到卡式調(diào)制解調(diào)器裝置中的實施例概念的構(gòu)造圖，第19圖(a)是本發(fā)明的實施例，第19圖(b)是以往的卡式調(diào)制解調(diào)器。在第19圖(a)中，400是實施例的卡式調(diào)制解調(diào)器總體，401是本實施例的電路基板，402是本實施例的線路接口IC，403是AFE，404是DSP，405是其它的IC，406是線路側(cè)連接器，407是PC側(cè)連接器，408是可變電阻，409是高耐壓電容器，410是電容器，411～416是其它的電阻以及電容器等片型部件。在第19圖(b)中，450是以往的卡式調(diào)制解調(diào)器總體，451是以往的電路基板，452是以往的線路接口的線路變壓器，453是AFE，454是DSP，455是其它的IC，456是線路側(cè)連接器，457是PC側(cè)連接器，458是可變電阻，459是高耐壓電容器，460是電容器，461至466是其它的電阻以及電容器等片型部件。該圖模式地示出卡式調(diào)制解調(diào)器的剖面，根據(jù)比較可知，以往的卡式調(diào)制解調(diào)器450穿通電路基板451，在穿通部分中配置線路變壓器452，與此不同，本發(fā)明的實施例中可以把線路接口IC402與402～405所示的其它IC幾乎同樣地進行安裝。因此，不需要穿通電路基板401，比較經(jīng)濟。另外，不使用特殊的變壓器這一點也能夠?qū)崿F(xiàn)經(jīng)濟化。通過省略變壓器，還具有進一步小型化的可能性。
第20圖是把本發(fā)明的單片數(shù)字絕緣耦合器應(yīng)用到AFE中的一實施例的電路框圖。該實施例的AFE是音頻信號處理用，把模擬和數(shù)字的變換改變?yōu)檫^速率抽樣(2MHz)AD以及DA變換，用分米波濾波器(decimeter)、內(nèi)插器暫時下降到32ksps，進而用內(nèi)部DSP進行低頻濾波處理等，最終以8ksps的速度輸入輸出數(shù)字?jǐn)?shù)據(jù)。
在第20圖中，500是把數(shù)字絕緣耦合器501～506安裝在內(nèi)部的單片模擬前端(I-AFE)，I-AFE500成為在由I-AFE本身的多路轉(zhuǎn)換器(MUX)511、衰減放大器(PDA)512、前置濾波器(PF1)513、過速率抽樣·模擬·雙向·數(shù)字變換器ADC514、分米波濾波器(DCM)515、AD變換輸出緩沖器(ADCR)516、內(nèi)裝(in-)DSP517、收信輸出緩沖器(RXDR)518構(gòu)成的模擬輸入線路，由發(fā)信緩沖器(TXDR)521、DA變換輸入緩沖器(DACR)522、內(nèi)插器(INT)523、過速率抽樣·數(shù)字·雙向·模擬變換器DAC514、后置濾波器(PF2)525、衰減器(ATT)526構(gòu)成的模擬輸出線路和in-DSP517的數(shù)據(jù)輸入輸出傳送控制器531、533以及模擬輸入輸出端子的2線/4線變換電路533上加入控制電路的結(jié)構(gòu)。I-AFE500的內(nèi)部由控制電路(CONT)514進行復(fù)位和掉電控制。復(fù)位信號通道數(shù)字絕緣耦合器506傳送到左側(cè)(以下，指模擬輸入輸出側(cè))的電路，在復(fù)位電路542中，合成伴隨著模擬輸入輸出側(cè)的電源通/斷的復(fù)位信號，用作為模擬輸入輸出側(cè)電路的復(fù)位信號。外部裝置使用極其細(xì)致地控制I-AFE500的控制寄存器(CONTR)551以及(STATUS)554。CONTR551((STATUS’)553)的內(nèi)容通過數(shù)字絕緣耦合器504、503復(fù)制到模擬(數(shù)字)輸入輸出電路的控制寄存器組(CONTR’)551，STATUS554中，設(shè)定模擬輸入輸出側(cè)電路的SW1～SW3和其它電路的控制以及通用輸出端口(GPO)的電平。I-AFE500的動作時序通過由外部(ex-)DSP536提供的2MHz的時鐘(MCLK)PLL，變換為8倍的16MHz，與輸入的2MHz相吻合用作為基本時序。當(dāng)然模擬輸入輸出電路也通過數(shù)字絕緣耦合器505傳輸，由時序電路562發(fā)生各種時序進行使用。
基準(zhǔn)電壓發(fā)生器電路563是用于提供為了使模擬輸入輸出電路以單一電源進行動作的基準(zhǔn)電壓的電路，發(fā)生基準(zhǔn)電壓VREF(VDD1-VSS1)/2。
其次說明動作。2線/4線變換電路533是在把I-AFE500用于調(diào)制解調(diào)器裝置時，把公共線路的2線與內(nèi)部的發(fā)信以及收信的4線進行變換的電路，具有電路阻抗匹配以及輸入輸出放大功能。模擬輸入信號從2線/4線變換電路533或者從IN+、IN端子直接輸入，與某一方相吻合預(yù)先把MUX511用信號SW1切換使用。PDA512能夠把0dB、6dB的增益進行信號SW2切換。
PF1513是用于在AD變換前消除無用頻帶信號的模擬濾波器，在該實施例中，是截斷頻率為48kHz的2次低通濾波器。ADC514是以2Msps進行動作的2次調(diào)制器，在每一個0.5μs輸出2比特的AD變換結(jié)果。把該AD變換輸出傳遞到DCM515插入到32ksps中。DF1515的輸出雖然成為16bit/w，然而由于與32ksps相比較速度慢，因此將其串行變換為2Msps，經(jīng)過絕緣耦合器502與時序信號一起經(jīng)過數(shù)字輸入輸出側(cè)電路的ADC516傳遞到in-DSP517。在in-DSP517中經(jīng)過IIR、FIR的數(shù)字信號處理把該分米波濾波器輸出進行平坦特性修正以及4kHz以下的LPF處理。處理結(jié)果在每一個8ksps作為16bit/w的數(shù)據(jù)通過收信緩沖器518串行地傳遞到ex-DSP236。
其次，模擬輸出線路從發(fā)信緩沖器TXDR211在每一個8ksps接受要從ex-DSP536輸出的數(shù)據(jù)TXD，由DSP517進行與模擬輸入同樣的濾波處理，雖然經(jīng)過DA輸出緩沖器(DACR)522把16bit/w進行內(nèi)插值處理的同時，以32ksps的速度把該結(jié)果傳遞到內(nèi)插濾波器(INT)532中，然而在這里還是進行串行變換后經(jīng)過絕緣耦合器501。INT523進而進行內(nèi)插處理，作為6bit/w的數(shù)據(jù)，以2Msps的速度傳遞到DAC514輸出模擬值。在由DSP517、INT523進行的處理中剩余的折返成分用后置濾波器PF2 525去除，經(jīng)由可以切換0dB、-6dB、-∞dB的ATT266進行輸出。這些模擬輸出線路的動作時序使用模擬輸入線路的時序。
這些處理的時序基本上秩序井然地分派為與2MHz的時序相同時序的Δ∑調(diào)制解調(diào)器的處理時序，用2Msps和32ksps進行輸入輸出內(nèi)插以及分米波濾波處理的時序，以及用32ksps和8ksps進行輸入輸出的DSP處理時序。從而，在絕緣耦合器201～205中雖然把模擬輸入輸出側(cè)電路與數(shù)字輸入輸出側(cè)電路分開，然而由于使它們同步動作是不可缺少的，因此設(shè)置時序?qū)Ｓ玫母綦x器是重要的。
其次，說明把該I-AFE500與ex-DSP536一起在調(diào)制解調(diào)器中的應(yīng)用。
從ex-DSP536觀看的I-AFE500是模擬信號的輸入輸出電路，而其抽樣時序是重要的，因此，一般的調(diào)制解調(diào)器調(diào)整ADC514的抽樣時序使得成為在解調(diào)時最利于識別判定的時序。因此，從ex-DSP536向I-AFE500中用時鐘MCLK傳輸時序的超前滯后。即，希望提前時刻的時候加入Δf，在希望滯后時加入-Δf，通知I-AFE500。該處理在每一個數(shù)10ms～數(shù)100ms進行。如果I-AFE500以任意的時序動作，則由于與ex-DSP536所要求的時序不吻合，因此產(chǎn)生數(shù)據(jù)的過分不足，產(chǎn)生處理定時的缺損，發(fā)生很大的噪聲。為了使與該滯后超前的時序I-AFE500同步，在I-AFE500內(nèi)部配置PLL使內(nèi)部時序同步。當(dāng)然，在時序精度要求許可的情況下也有使用調(diào)制解調(diào)器內(nèi)的自動均衡裝置的時序誤差進行補償?shù)姆椒ǎ谶@種情況下不進行電路時序調(diào)整。
在該實施例中，由于分米波濾波器，內(nèi)插器和in-DSP之間的數(shù)據(jù)傳送為串行高速傳送因此具有減少絕緣耦合器數(shù)的效果。另外，在調(diào)制解調(diào)器中由于包括多種規(guī)格，因此有時要求多個抽樣時序，然而由于與此相對應(yīng)，能夠用CONTR562調(diào)整控制PLL561以及時序電路562的分頻比。進而，在傳遞這些控制信號的絕緣耦合器中，通過使用上述的糾錯裝置，能夠謀求動作的穩(wěn)定。
另外，本實施例中，示出了以數(shù)字濾波器通過內(nèi)部DSP517進行信號處理的結(jié)構(gòu)，而由于內(nèi)部DSP的處理是用于AD變換以及DA變換的專用處理，因此這些電路也可以用適當(dāng)?shù)膶Ｓ眠壿嫎?gòu)成。通過用專用邏輯構(gòu)成，有時能夠謀求更經(jīng)濟的集成化。另外，也可以用一個處理裝置處理模擬輸入線路和模擬輸出線路這2個系統(tǒng)。
其次，用第21圖示出第20圖電路的集成電路上的設(shè)計概念。在第21圖中，總體600示出AFE集成電路總體，形成在SOI基板上。絕緣帶601是把模擬輸出電壓輸出電路區(qū)域，絕緣帶602是把絕緣耦合器(用Isolator501～506表示)，絕緣帶603是把數(shù)字輸入輸出電路區(qū)域，絕緣帶604是把芯片上的其它片型區(qū)域的區(qū)域之間進行絕緣的裝置，另外，絕緣帶604是防止與通過劃分端面的基板上的電路相耦合的裝置。在各區(qū)域中被進一步細(xì)分了的區(qū)域上所標(biāo)注的名稱分別與上述第20圖相對應(yīng)。
該設(shè)計的特征在于進一步用溝包圍，把各電路區(qū)域作為輸入輸出側(cè)電路區(qū)域601、絕緣耦合器區(qū)域602、數(shù)字輸入輸出側(cè)電路區(qū)域603，①在各區(qū)域間實施2重溝做成區(qū)域間絕緣，進而，②用溝604包圍總體獲得芯片間的絕緣。另外溝604是多重溝。
另外，電路區(qū)域601-603內(nèi)的電路塊通過用溝包圍進行電路間的絕緣分離以及元件分離，而將其進一步做成多重溝，通過把溝之間接地可以形成相互干擾產(chǎn)生的噪聲的屏蔽。另外，考慮到絕緣協(xié)調(diào)，通過電路區(qū)域的溝的多重度比高耐壓電容器部分的溝的多重度多一個多重度使得把破壞模式限定在電容器部分。這樣具有即使在加入了規(guī)格以上的高電壓的情況下也能夠限定破壞，構(gòu)筑系統(tǒng)的效果。
其次，第22圖是適用了第20圖的I-AFE的DSP調(diào)制解調(diào)器的實施例的電路圖。第22圖中，500是I-AFE，700是ex-DSP，如果把調(diào)制解調(diào)器與電話線路連接，則在端子TIP、RING上，經(jīng)由用電阻701、702和電容器703、704以及沖擊保護元件705構(gòu)成的保護電路把連接端子相連接。706、707是用NMOS晶體管形成的SW，它們連接在感光元件(例如太陽能電池)708上。感光元件708接受發(fā)光二極管709的光，使706、707接通/斷開，在該開關(guān)的右側(cè)電路中供給通過TIP、RING供給的電力。發(fā)光二極管709用由晶體管710，電阻711、712構(gòu)成的開關(guān)電路控制發(fā)光。該開關(guān)的控制信號是POWERON。二極管713、714、715、716構(gòu)成電橋，具有與加入到TIP、RING上的直流電壓的方向無關(guān)使電流的方向保持為一定的功能。由電阻717、718，電容器719，晶體管720、721，電阻722，NMOS晶體管723構(gòu)成的電路是直流環(huán)電路，I-AFE500的控制輸入端子GPO如果成為高電位，則NMOR晶體管導(dǎo)通，根據(jù)電阻717和718的偏置晶體管電路720、721動作，流過平衡于反饋電阻722的環(huán)路(環(huán))電流。電阻724，18V的齊納二極管725構(gòu)成的電路是阻止在3端子穩(wěn)壓器726以及I-AFE500上加入過大電壓的保護電路。電容器727是平滑電容器，電容器728以及740是I-AFE的輸出電路與信號連接用的電容器。
在用調(diào)制解調(diào)器發(fā)信時，初始發(fā)生POWERON信號，接通開關(guān)706、707，把3端子穩(wěn)壓器726與線路連接，向AFE供給電流，接著，從TXD通過CONTR把GPO置為高電平，NMOS開關(guān)723接通，流過環(huán)路電流，向交換臺的交換機通知把調(diào)制解調(diào)器連接到了線路中。然后，從調(diào)制解調(diào)器用I-AFE500通過電容器728、440發(fā)信出撥號信號，等待交換機連接對方調(diào)制解調(diào)器。由于被連接的對方調(diào)制解調(diào)器發(fā)生通常的調(diào)制解調(diào)器信號，因此以后相互通過AFE進行調(diào)制解調(diào)器通信。電容器729，齊納二極管730、731是不響應(yīng)一定電壓以下的來話信號的靈敏度調(diào)整電路，電阻732是二極管733或者發(fā)光二極管734的限流電阻，光晶體管735以電阻736為負(fù)載，在發(fā)光二極管734中流過來話信號時檢測出發(fā)射光作為RINGDETECT信號傳送到調(diào)制解調(diào)器700。調(diào)制解調(diào)器收信時該信號通知給調(diào)制解調(diào)器，POWERON端子響應(yīng)該信號接通NMOS開關(guān)706、707以及723，流過環(huán)路電流，輸入電源，通過電容器728以及740發(fā)信調(diào)制解調(diào)器應(yīng)答信號。此后的調(diào)制解調(diào)器信號收發(fā)與發(fā)信時幾乎相同。
以上，如果依據(jù)用第20圖到第22圖說明的本實施例，則可以得到以下的特征和效果。第1個特征是包括I-AFE的絕緣耦合器排列左側(cè)的分立部件的電路，模擬輸入輸出電路把所有右側(cè)的數(shù)字輸入輸出電路絕緣。以往使用絕緣變壓器進行絕緣，如果有區(qū)別則只是在右側(cè)的部分，用本實施例的I-AFE可以刪除變壓器構(gòu)筑小型的調(diào)制解調(diào)器裝置。另外，第2個特征是在I-AFE模擬輸入輸出側(cè)的電路中接受來自交換臺的饋電供給電源。由此，不必從調(diào)制解調(diào)器裝置一側(cè)供給模擬輸入輸出部分的電源，在降低總體功耗方面有貢獻。第3個特征是通過把分立部件部分的開關(guān)分為POWERON開關(guān)726、707和環(huán)路電流開關(guān)723，在線路連接開始時不流過環(huán)路電流向AFE供電，例如，可以在發(fā)信者號碼通知等，在交換機與調(diào)制解調(diào)器中的信號存取方面加以利用。
AFE內(nèi)的絕緣耦合器的插入位置也可以與第20圖不同。例如，把絕緣耦合器配置在ADC、DAC和分米波濾波器、內(nèi)插器之間。由于這部分的數(shù)據(jù)傳輸速度是2bit/w×2Msps或者6bit/w×2Msps，比較快，因此并聯(lián)使用絕緣耦合器，從而，可以幾乎忽略由于傳輸動作引起的延遲時間。因而，在例如把回波消除器和終端用in-DSP處理的情況下與第20圖的情況相同比較，具有處理性能的制約少的優(yōu)點。
另外，作為NMOS開關(guān)706、707通/斷控制電路，也可以使用充電泵電路。充電泵電路由多個電容器、向該電容器供給電荷的驅(qū)動器、控制電荷供給的多個開關(guān)構(gòu)成，是通過高速地反復(fù)進行使用驅(qū)動器和開關(guān)向某電容器供給電荷，然后切換開關(guān)向其它電容器移動電荷這樣的操作，在其它的電容器上得到電壓的電路。在第22圖的電路中如果適用該充電泵電路，則通過加入本發(fā)明的絕緣壁、反相器驅(qū)動器和開關(guān)二極管，能夠僅用硅半導(dǎo)體元件構(gòu)成通/斷控制電路。從而，由于能夠把通/斷控制電路與I-AFE一起在SOI基板上集成化，因此能夠進一步減少調(diào)制解調(diào)器裝置的部件數(shù)。
以上，示出了絕緣耦合器在AFE中的應(yīng)用例，而依據(jù)本發(fā)明，如上述那樣，在一個I-AFE中無論使用8個還是13個絕緣耦合器，都具有在芯片設(shè)計上產(chǎn)生AFE總體的10％以下的小面積這樣的效果。當(dāng)然，也可以采用通過以排列數(shù)的倍數(shù)的高速度使絕緣耦合器動作進行使用，減少絕緣耦合器的使用數(shù)的結(jié)構(gòu)?？傊?，與使用絕緣變壓器和應(yīng)用了外設(shè)高耐壓電容器的絕緣耦合器的情況相比較，能夠顯著地小型化的效果沒有改變。另外，由于該集成電路適合于大量生產(chǎn)，因此可以謀求經(jīng)濟化也是其特長。特別是，最近的高速調(diào)制解調(diào)器對于變壓器要求高性能，為此由于在芯材方面使用坡莫合金等高價材料，與使用了低價硅鋼片的情況相比較將花費2至3倍的部件費用。在該意義上，如果使用本實施例，則在高速調(diào)制解調(diào)器領(lǐng)域，不僅小型化，而且還具有在經(jīng)濟化方面也起到很大作用的效果。另外，如以上所說明的，如果依據(jù)本發(fā)明，能夠?qū)崿F(xiàn)極其小型的片載高耐壓電容器，另外，能夠?qū)崿F(xiàn)極其小型的單片絕緣耦合器，通過使用這些元件能夠?qū)崿F(xiàn)小型的AFE，通過使用該AFE能夠?qū)崿F(xiàn)經(jīng)濟的調(diào)制解調(diào)器裝置。
第23圖是把調(diào)制解調(diào)器裝置和主(PC)組合起來的通信系統(tǒng)一實施例的結(jié)構(gòu)圖。在第23圖(a)中，810是例如第22圖中記述的分離電路的部分，是包括保護元件、連接開關(guān)、直流環(huán)電路、直流開關(guān)(DCloop)、呼叫信號檢測電路等的DAA(DirectAccessArrangement)裝置。811是I-AFE那樣的絕緣、濾波、AD、DA裝置，812是DSP那樣的調(diào)制解調(diào)裝置，813是由MPU、存儲器、軟件等構(gòu)成的傳送控制裝置，用這些裝置構(gòu)成調(diào)制解調(diào)器部分800。另外，801是PC那樣的應(yīng)用控制裝置，是WS、PC、PDA等的內(nèi)部的主CPU和專用DSP或者集合調(diào)制解調(diào)器的總體控制的CPU，這里稱為PC基本部分或者主機。
另外，作為應(yīng)用控制裝置，除去上述的裝置以外，還有處理各種數(shù)字信號的各種數(shù)字設(shè)備和終端設(shè)備。
第23圖(a)是使用DSP、MPU、PC階段性地分擔(dān)信號處理這樣構(gòu)成的，在所謂的以往型調(diào)制解調(diào)器結(jié)構(gòu)中使用了I-AFE的實施例，使用I-AFE消除以往在DAA中存在的高價而且大型的絕緣變壓器，減少光耦合器數(shù)，對裝置的小型化、經(jīng)濟化做出貢獻。另外，雖然在AFE內(nèi)部安裝著單片絕緣耦合器，然而根據(jù)需要也可以構(gòu)成為與其它部分相組合。另外，也可以把I-AFE和DSP做成一體進行集成化。
第23圖(b)是使用了I-AFE的軟調(diào)制解調(diào)器裝置的一實施例的結(jié)構(gòu)圖。在第23圖(b)中，與第23圖(a)相同的符號是相同的名稱，822是把調(diào)制解調(diào)器裝置811和應(yīng)用控制裝置803連接的接口(I/F)裝置，包括大約0.5M字節(jié)的緩沖存儲器和其它的控制邏輯電路。該結(jié)構(gòu)的特征在于調(diào)制解調(diào)裝置由主CPU一起處理傳輸控制裝置，削減調(diào)制解調(diào)裝置(DSP)812、傳輸控制裝置(MPU)813的硬件，實現(xiàn)調(diào)制解調(diào)器裝置的大幅度的小型化、經(jīng)濟化。這種結(jié)構(gòu)的情況下減少了調(diào)制解調(diào)器部分的硬件部分，在實際上可以明顯地看到由于單片絕緣耦合器產(chǎn)生的小型化、經(jīng)濟化的效果。在該結(jié)構(gòu)中單片絕緣耦合器也可以與AFE以外的器件進行組合。暫時存儲AD、DA變換數(shù)據(jù)是I/F裝置主要的功能，如果與I-AFE一起進行集成化，則將使調(diào)制解調(diào)器裝置進一步小型化。另一方面，I/F裝置822也可以與應(yīng)用控制裝置803做成一體。在調(diào)制解調(diào)器部分與PC部分成為一體的筆記本PC、PDA、集合型調(diào)制解調(diào)器裝置等中，原本該調(diào)制解調(diào)器部分的區(qū)分是稀疏的，也可以根據(jù)其它要求決定配置。
從上述可知，在使用了調(diào)制解調(diào)器裝置以及調(diào)制解調(diào)器的通信系統(tǒng)中，通過使用I-AFE，即，單片絕緣耦合器消除絕緣變壓器，減少光耦合器數(shù)，謀求小型化、經(jīng)濟化。另外，在調(diào)制解調(diào)器部分與PC部分的邊界標(biāo)準(zhǔn)化這一點上，有PCI標(biāo)準(zhǔn)的并行總線，IEEE1394、USB那樣的串行總線。采用適合于這些總線的結(jié)構(gòu)在擴展本發(fā)明的適用范圍方面有效，具有小型化、經(jīng)濟化的效果。
第24圖是又一個實施例的系統(tǒng)結(jié)構(gòu)圖。在第24圖中，850是控制器，860～862是絕緣耦合器，851是收發(fā)兩用機，852是電源穩(wěn)壓器，使用這些器件構(gòu)成一個基站840。841雖然沒有示出內(nèi)部結(jié)構(gòu)然而是另一個基站，雖然沒有進行圖示，但假設(shè)還有其它多個基站，這些基站分別并聯(lián)連接到包括信號總線871、電源總線872、未圖示的控制總線和電源880的網(wǎng)絡(luò)總線870上。這些基站中控制器和應(yīng)用電路(控制器側(cè)電路部分)850與收發(fā)兩用機851、電源穩(wěn)壓器852(網(wǎng)絡(luò)側(cè)電路部分)由絕緣耦合器860～862進行絕緣分離，網(wǎng)絡(luò)側(cè)電路部分由電源總線872供電，收發(fā)兩用機851通過絕緣耦合器860～862連接控制器以及應(yīng)用電路850和信號總線871。另外，絕緣耦合器連接控制器以及應(yīng)用電路850和收發(fā)兩用機851，控制收發(fā)兩用機851的待機動作。在某個基站840與其它基站之間進行通信時，從啟動的基站解除收發(fā)兩用機的待機，通過監(jiān)視收信信號R，了解信號總線871的空狀態(tài)，發(fā)信給其它基站的發(fā)信信號T。其它基站不斷解除收發(fā)兩用機的待機，監(jiān)視收信信號R，或者監(jiān)視未圖示的網(wǎng)絡(luò)總線的控制信號總線的狀態(tài)，了解是不是給自身基站的信號，如果是則進行控制繼續(xù)接受信號。另外，這樣的控制順序只是一個例子，也可以進行變形。這些連接到網(wǎng)絡(luò)上的設(shè)備中共同的安全方式是網(wǎng)絡(luò)與基站的絕緣分離。即，與調(diào)制解調(diào)器同樣，即使在網(wǎng)絡(luò)和終端由于其它的異常事態(tài)發(fā)生了異常電壓也不擴散該異常電壓是不可缺少的，以往高價的變壓器和光耦合器用作為該絕緣裝置。因此，存在小型化、經(jīng)濟化的問題。
如本實施例這樣，通過適用單片絕緣耦合器，作為系統(tǒng)不僅可以謀求小型化、經(jīng)濟化，而且通過把控制電路、收發(fā)兩用機電路等適當(dāng)?shù)亟M合進行IC化，作為電路還具有可以謀求小型化、經(jīng)濟化的優(yōu)點。
以上，如本實例所說明的這樣，如果依據(jù)本發(fā)明，則具有不僅調(diào)制解調(diào)器裝置而且網(wǎng)絡(luò)裝置也可以實行小型化、經(jīng)濟化的優(yōu)點。
另外，在這些例中，說明了從網(wǎng)絡(luò)進行供電的例子，而如果從應(yīng)用電路絕緣地供電則在其它的系統(tǒng)以及裝置中也可以使用。這種情況下，雖然稍稍降低了經(jīng)濟化的效果，然而與小型化的優(yōu)點相組合也是有效的。
第25圖是絕緣體不是簡單畫出的而是如第15圖(c)那樣允許T字形或者Y字形連接的情況的對應(yīng)于第16圖的絕緣耦合器設(shè)計圖。在第25圖中，201到207是與第16圖相同的名稱。絕緣帶206’是用圓圈包圍的6個部分具有Y字形的連接部分，由此，把一個輸入電路區(qū)域與2個絕緣壁以及一個輸出電路區(qū)域絕緣分離。這樣，通過配置絕緣體206’，在進行如第16圖中那樣的輸入電路和絕緣壁的布線以及絕緣壁與輸出電路之間的布線時，具有不必考慮需要考慮高絕緣區(qū)域之間的區(qū)域與絕緣壁的中間電極區(qū)域之間的絕緣的效果。
第26圖是作為本發(fā)明實施例的數(shù)字絕緣耦合器的框圖。
首先，在同一個半導(dǎo)體基板上絕緣分離1次側(cè)電路區(qū)域，絕緣壁以及2次側(cè)絕緣區(qū)域。Pls-in以及Pls-out分別是絕緣耦合器的輸入脈沖信號以及輸出脈沖信號。901是根據(jù)輸入脈沖信號Pls-in發(fā)生互補的脈沖信號的差分放大電路。902是由差分放大電路901驅(qū)動的以高絕緣耐壓把互補脈沖信號耦合到2次側(cè)的容性絕緣壁。903是把用絕緣壁902從發(fā)信1次側(cè)耦合的信號進行微分的微分電路。904是輸入由微分電路903微分的信號對，檢測各微分信號對的邊緣進行放大的轉(zhuǎn)移檢測電路。905是使用轉(zhuǎn)移檢測電路904的輸出信號再生輸入脈沖信號Pls-in(解調(diào))，把輸出脈沖Pls-out進行輸出的再生(解調(diào))裝置。
本實施例中，把包括絕緣壁2的全部電路構(gòu)成在單片IC內(nèi)，同時，把1次側(cè)電路區(qū)域、絕緣壁和2次側(cè)電路區(qū)域絕緣分離形成在同一個半導(dǎo)體基板上，由此可以實現(xiàn)數(shù)字絕緣耦合器的小型化。另外，本實施例中，由于用數(shù)字信號進行從1次側(cè)到2次側(cè)的信號傳輸，因此是數(shù)字絕緣耦合器，而通過在本實施例的輸入部分以及輸出部分上分別設(shè)置AD變換電路以及DA變換電路，也可以容易地實現(xiàn)模擬絕緣耦合器。
第27圖是作為本發(fā)明實施例的數(shù)字絕緣耦合器的具體電路圖。
另外，第28圖示出第27圖的電路的動作波形。第27圖以及第28圖說明基于本發(fā)明的數(shù)字絕緣耦合器的具體實施例的電路的動作。
在第27圖中，910是把輸入脈沖信號Pls-in進行輸入輸出互補的脈沖信號對Pls-1的差分放大電路。初級用CMOS差分放大器構(gòu)成，以互補信號輸出基準(zhǔn)電壓Vref與輸入脈沖信號Pls-in的比較結(jié)果。次級(驅(qū)動級)的驅(qū)動器用CMOS反相器構(gòu)成，由此，輸出具有幾乎與電源電壓相等振幅的互補的脈沖信號對(差分放大電路輸出)Pls-1。920是具有1次側(cè)與2次側(cè)的絕緣耐壓的容性絕緣壁。1次側(cè)以及2次側(cè)的各個端子分別在高電位電源(VDD1或者VDD2)之間或者低電位電壓(VSS1或者VSS2)之間設(shè)置反向連接的二極管，作為吸收噪聲等引起的沖擊的裝置。絕緣壁自身如前所述，使用形成在同一個半導(dǎo)體集成裝置內(nèi)的高耐壓的電容器(電容器)構(gòu)成。930是為了通過來自1次側(cè)的容性耦合在2次側(cè)的端子輸出微分波形而設(shè)置的作為微分裝置的負(fù)載電阻。負(fù)載電阻設(shè)置為使得高電位電源VDD2與2次側(cè)的端子之間短路。因而，2次側(cè)的端子始終被固定在高電位電源VDD2的電位上，在從1次側(cè)的端子的“Hi”電平轉(zhuǎn)移“Lo”電平時，向“Lo”電平一側(cè)發(fā)生尖峰形的微分波形。940是輸入微分信號對Pls-3，檢測輸入脈沖信號Pls-in的上升沿和下降沿的每一個，發(fā)生單觸發(fā)脈沖的轉(zhuǎn)移檢測電路。輸入級使用采用把微分信號對Pls-3相互相反連接作為輸入信號的對CMOS差分放大器。對CMOS差分放大器分別輸出單端的信號。為了使CMOS差分放大器的輸入信號始終成為相同電平，負(fù)載用PMOS的電流鏡電路構(gòu)成。
CMOS差分放大器僅在微分信號對Pls-3上產(chǎn)生了電位差(輸入脈沖信號Pls-in轉(zhuǎn)移了)時，把對于其電位差的差分輸出(各個CMOS差分放大器進行單端輸出)Pls-40進行輸出。由此，對CMOS差分放大器的輸出Pls-40始終成為相同的電平。因而，需要進行設(shè)計使得次級的PMOS輸入的電平變換電路的輸出在相同電平時不輸出中間電平(次級門的邏輯閾值附近的電平)。例如，本實施例的情況下，由于次級的由觸發(fā)器構(gòu)成的脈沖再生(解調(diào))電路用CMOS的NAND門進行收信，因此設(shè)計電平變換電路的MOS的門寬度等使得在Pls-40為相同電平時，輸出“Hi”電平。由此，電平變換電路使輸入側(cè)的PMOS1的門寬度Wp1和NMOS1的門寬度Wn1的比與輸出側(cè)的PMOS2的門寬度Wp2和NMOS2的門寬度Wn2的比不相同。轉(zhuǎn)移檢測電路940的輸出始終雙方都成為“Hi”電平，對應(yīng)于輸入脈沖信號Pls-in的轉(zhuǎn)移，在上升沿時在一方，另外在下降沿時在另一方發(fā)生“Lo”電平的單觸發(fā)脈沖。950是由根據(jù)轉(zhuǎn)移檢測電路的輸出信號Pls-4，在2次側(cè)再生輸入脈沖信號Pls-in，把輸出脈沖Pls-out進行輸出的觸發(fā)器構(gòu)成的再生電路。本實施例是用由2組CMOS-NAND門構(gòu)成的觸發(fā)器和1組CMOS反相器的驅(qū)動器構(gòu)成脈沖再生電路的例子。根據(jù)需要，也可以加入用于把觸發(fā)器復(fù)位的裝置。
本實施例的絕緣耦合器中2次側(cè)的端子由于經(jīng)過負(fù)載電阻與高電位電源VDD短路，因此1次側(cè)的下降沿動作是重要的。因而，差分放大電路910的輸出級CMOS反相器例如如果像CMOS反相器那樣把邏輯閾值VLT設(shè)定為比(VDD-VSS)/2低，則縮短下降沿的轉(zhuǎn)移時間可以抑制時序分散。在本實施例的說明中沒有特別觸及有關(guān)電路的延遲時間，這是因為所說明的是與動作說明中的輸入脈沖信號的脈寬等相比較，電路的延遲時間充分小的情況，因而不需要特別考慮電路的延遲時間。
如果依據(jù)本實施例，則由于把電路的構(gòu)成要素全部構(gòu)成在同一個半導(dǎo)體集成電路裝置內(nèi)，因此可以謀求小型化、低價格化、高可靠性。另外，本實施例中由于用差分電路構(gòu)成絕緣壁前后的電路，因此能夠謀求抗公共模噪聲的特性，可以提高S/N。另外，通過用對差分放大器構(gòu)成絕緣壁前后的電路，因此可以實現(xiàn)在CMRR方面出色的電路。這里所謂CMRR是CommonModeRejectionRate的簡稱，是所謂的共模抑制比。進而由于用單純的CMOS門構(gòu)成電路，因此還具有能夠充分對應(yīng)5V以下(至1.8V左右)的低電壓的同時，抑制功耗的效果。
SOI晶片的基板一般原本接地使用，而通過把基板取為浮置電位，在輸入電路與輸出電路之間進行2重埋入加入絕緣層，能夠做成更高的耐壓。但是另一方面存在以下的問題。
第29圖示出在把多個絕緣耦合器搭載到同一個SOI半導(dǎo)體基板上的情況下，減輕把基板置為浮置電位時成為問題的絕緣耦合器之間的串?dāng)_影響的裝置。
第29圖中，①IN1和②IN1示出絕緣耦合器961以及962的輸入信號端子，①OUT1和②OUT1示出隔離器961和962的信號輸出端子。端子POWER1和POWER2是分別向絕緣耦合器的1次電路以及2次電路進行供給的電源端子，分別由電容器963以及964連接SOI晶片的基板965。另外，電容器966和967是存在于絕緣耦合器961以及962的基板965之間的雜散電容器，大部分是絕緣壁與基板之間的耦合電容器。在這樣的結(jié)構(gòu)中，如果第1絕緣耦合器961動作則通過電容器966產(chǎn)生在基板上漏泄的信號成分，該信號有可能通過電容器967和未圖示的2次電路與基板的耦合電容對第2絕緣耦合器的動作產(chǎn)生影響，而在本情況下由于連接電容器963以及964因此在基板上產(chǎn)生的噪聲通過這些電容器被低阻抗的電源吸收。這些絕緣耦合器在相反的情況下也相同。如果966、967的電容值取為1pF，963、964取為10pF～1000pF，則效果顯著。另外，該實施例中，電容器963、964作為與半導(dǎo)體分立的部件進行了說明，而如果像I-AFE等那樣，加大耦合器以外的電路面積，結(jié)果在1次電路以及2次電路對于基板的各個耦合電容大的情況下不需要添加另外的電容器。這樣，在對于多個絕緣耦合器不同的方向的情況下也可以得到同樣的作用效果。
如以上所說明的那樣，如果依據(jù)本實施例，在基板為浮置電位時，通過加大1次電路以及2次電路與基板之間的耦合電容或者在半導(dǎo)體的外部在基板與電源之間連接大的電容，具有能夠減輕串?dāng)_影響的效果。
另外，在把基板置為浮置電位時可以產(chǎn)生最高的耐壓特性是基板和電路之間的耦合電容與基板和輸出側(cè)電路的耦合電容是相等的時候。然而在任一種條件下，在不采取該電容的平衡時，能夠由上述外加電容器兼作抗串?dāng)_的電容器。另外，作為該電容器還能夠使用沖擊吸收元件，這種情況下，除去上述的效果以外還可以得到抑制沖擊電壓的效果。
產(chǎn)業(yè)上的可利用性如果依據(jù)本發(fā)明，則具有能夠?qū)崿F(xiàn)小型、高性能的絕緣耦合器以及調(diào)制解調(diào)器接口電路和小型、經(jīng)濟的調(diào)制解調(diào)器裝置的效果。
權(quán)利要求
1.一種調(diào)制解調(diào)器裝置，在應(yīng)用控制裝置與線路之間把信號進行調(diào)制以及解調(diào)，其特征在于具有使用容性絕緣壁把應(yīng)用控制電路與線路分離的絕緣耦合器，容性絕緣壁至少形成在SOI基板上。
2.如權(quán)利要求1所述的調(diào)制解調(diào)器裝置，其特征在于具有與線路連接并且與線路之間把信號進行輸入輸出的線路側(cè)電路，把輸入輸出信號進行調(diào)制或者解調(diào)的DSP，線路側(cè)電路與DSP之間的模擬數(shù)字接口。
3.如權(quán)利要求2所述的調(diào)制解調(diào)器裝置，其特征在于絕緣耦合器連接在線路側(cè)電路與模擬數(shù)字接口之間，線路側(cè)電路以及絕緣耦合器集成在SOI基板上。
4.如權(quán)利要求2所述的調(diào)制解調(diào)器裝置，其特征在于絕緣耦合器連接在模擬數(shù)字接口與DSP之間，線路側(cè)電路、模擬·數(shù)字接口以及絕緣耦合器集成在SOI基板上。
5.如權(quán)利要求所述述的調(diào)制解調(diào)器裝置，其特征在于由使用了容性絕緣壁的充電泵電路驅(qū)動CMOS開關(guān)，控制線路側(cè)電路。
6.如權(quán)利要求2所述調(diào)制解調(diào)器裝置，其特征在于通過接通直流環(huán)控制信號控制收信檢測信號通道。
7.如權(quán)利要求2所述的調(diào)制解調(diào)器裝置，其特征在于把控制信號與DA信號，內(nèi)部狀態(tài)信號與AD信號進行多路轉(zhuǎn)換。
8.如權(quán)利要求2所述的調(diào)制解調(diào)器裝置，其特征在于把音頻信號進行壓縮。
9.如權(quán)利要求2所述的調(diào)制解調(diào)器裝置，其特征在于把線路側(cè)電路、模擬數(shù)字接口以及絕緣耦合器的動作時序取為與DSP的動作時鐘同步。
10.如權(quán)利要求2所述的調(diào)制解調(diào)器裝置，其特征在于把控制信號進行糾錯編碼后通過絕緣耦合器進行信號傳輸。
11.一種調(diào)制解調(diào)器裝置，在應(yīng)用控制裝置與線路之間把信號進行調(diào)制以及解調(diào)，其特征在于具有與線路連接并且與線路之間把信號進行輸入輸出的線路側(cè)電路，把輸入輸出信號進行調(diào)制或者解調(diào)的DSP，線路側(cè)電路與DSP之間的模擬數(shù)字接口，把應(yīng)用控制裝置與線路分離的絕緣耦合器，使線路側(cè)電路、模擬數(shù)字接口以及絕緣耦合器的動作時序與DSP的動作時鐘同步。
12.如權(quán)利要求10所述的調(diào)制解調(diào)器裝置，其特征在于把調(diào)制解調(diào)器信號收信用絕緣耦合器的載波時鐘從直流環(huán)控制信號通道用時鐘再生后使用。
13.一種調(diào)制解調(diào)器裝置，在應(yīng)用控制裝置與線路之間把信號進行調(diào)制以及解調(diào)，其特征在于具有與線路連接并且與線路之間把信號進行輸入輸出的線路側(cè)電路，把輸入輸出信號進行調(diào)制或者解調(diào)的DSP，線路側(cè)電路與DSP之間的模擬數(shù)字接口，把應(yīng)用控制裝置與線路分離的絕緣耦合器，把控制信號糾錯編碼后通過絕緣耦合器進行信號傳輸。
14.一種系統(tǒng)，具有應(yīng)用控制裝置和在應(yīng)用控制裝置與線路之間把信號進行調(diào)制以及解調(diào)的調(diào)制解調(diào)器裝置，其特征在于調(diào)制解調(diào)器裝置具有用容性絕緣壁把應(yīng)用控制裝置與線路分離的絕緣耦合器，容性絕緣壁至少形成在SOI基板上。
15.一種集成電路，用于控制裝置與線路之間把信號進行調(diào)制以及解調(diào)的調(diào)制解調(diào)器裝置中，其特征在于把與線路連接并且與線路之間把信號進行輸入輸出的線路側(cè)電路，及連接在線路側(cè)電路上并且把線路與應(yīng)用控制電路之間進行絕緣分離的容性絕緣壁形成在同一個SOI基板上。
16.一種集成電路，用于控制裝置與線路之間把信號進行調(diào)制以及解調(diào)的集成調(diào)制解調(diào)器裝置中，其特征在于模擬·數(shù)字接口以及連接在模擬·數(shù)字接口上把線路與應(yīng)用控制裝置之間進行絕緣分離的容性絕緣壁形成在同一個SOI基板上。
17.一種容性絕緣壁，其特征在于在SOI基板上形成達到埋入絕緣層的槽，通過用絕緣物填埋該槽形成絕緣帶，用該絕緣帶包圍SOI基板上的硅區(qū)域形成電容器。
18.如權(quán)利要求17所述的容性絕緣壁，其特征在于用多重絕緣帶形成串聯(lián)電容器。
19.如權(quán)利要求17所述的容性絕緣壁，其特征在于在SOI基板的表面形成多層的布線層間膜。
20.一種絕緣耦合器，其特征在于在同一個SOI晶片上，形成通過形成達到埋入絕緣層的槽用絕緣物填埋該槽形成絕緣帶并且用該絕緣帶包圍SOI晶片上的硅區(qū)域形成電容器的容性絕緣壁、輸入電路和輸出電路，用絕緣帶包圍這些電路作為各個區(qū)域，把區(qū)域之間進行絕緣，在輸入電路與絕緣壁的一方的電極之間以及容性絕緣壁另一方電極與輸出電路之間布線。
21.如權(quán)利要求20所述述的絕緣耦合器，其特征在于在SOI基板上把絕緣壁夾在中間配置輸入電路的區(qū)域和輸出電路的區(qū)域。
22.如權(quán)利要求20所述的絕緣耦合器，其特征在于用絕緣帶包圍形成了絕緣耦合器的區(qū)域。
23.如權(quán)利要求20所述的絕緣耦合器，特征在于把電路區(qū)域的內(nèi)部用絕緣帶分離成直接連接到電源的電路區(qū)域以及直接連接到接地端子的區(qū)域。
24.如權(quán)利要求20所述的絕緣耦合器，其特征在于具有多個容性絕緣壁，把多個絕緣壁之間的中間區(qū)域接地。
25.如權(quán)利要求20所述的絕緣耦合器，其特征在于在芯片上的最外周配置多重的絕緣溝。
26.如權(quán)利要求20所述的絕緣耦合器，其特征在于在絕緣壁和輸入電路以及輸出電路之間配置具有非線性元件的保護電路。
27.如權(quán)利要求20所述的絕緣耦合器，其特征在于把輸入電路或輸出電路做成CMOS電路，用絕緣帶把該CMOS電路的區(qū)域分離成PMOS區(qū)域以及NMOS區(qū)域。
28.如權(quán)利要求20所述的絕緣耦合器，其特征在于用絕緣帶包圍輸入電路區(qū)域、輸出電路區(qū)域以及容性絕緣壁，把電路區(qū)域的絕緣帶的重疊度取為至少比容性絕緣壁的絕緣帶的重疊度多一級。
29.一種絕緣耦合器，其特征在于具有輸入電路、輸出電路、把輸入電路和輸出電路進行絕緣分離的容性絕緣壁，容性絕緣壁至少形成在SOI基板上。
30.一種絕緣耦合器，其特征在于至少把輸入電路、輸出電路、絕緣分離輸入電路和輸出電路的容性絕緣壁集成在同一個半導(dǎo)體芯片上，在檢測容性絕緣壁的輸出信號的檢測電路之前配置前置放大器。
31.一種絕緣耦合器，其特征在于在同一個SOI晶片上，形成通過形成達到埋入絕緣層的槽用絕緣物填埋該槽形成絕緣帶并且用該絕緣帶包圍SOI晶片上的硅區(qū)域形成電容的容性絕緣壁、輸入電路、輸出電路，把容性絕緣壁的區(qū)域和輸入電路的區(qū)域以及輸出電路的區(qū)域進行絕緣分離的絕緣帶具有T字形或者Y字型的連接位置。
32.一種絕緣耦合器，其特征在于在同一個半導(dǎo)體基板上形成相互絕緣分離的作為1次側(cè)的第1電路區(qū)域，作為2次側(cè)的第2電路區(qū)域，具有位于第1電路區(qū)域，輸入作為數(shù)字信號的第1脈沖信號輸出作為互補信號的第2脈沖信號對的差分放大電路；位于上述半導(dǎo)體基板上，由把第2脈沖信號對進行電分離的從1次側(cè)向2次側(cè)耦合的電容器對構(gòu)成的絕緣分離裝置；位于第2電路區(qū)域，根據(jù)來自1次側(cè)的耦合，發(fā)生包含有對于第2脈沖信號對的轉(zhuǎn)移時序的微分波形的第3脈沖信號對的對微分裝置；位于第2電路區(qū)域，把第3脈沖信號對作為輸入信號，從由上述微分裝置得到的微分信號對的邊緣的時刻開始，再生作為數(shù)字信號的上述第1脈沖信號的脈沖解調(diào)裝置。
33.如權(quán)利要求32所述的絕緣耦合器，其特征在于微分裝置由設(shè)置在絕緣分離裝置的2次側(cè)的端子與2次側(cè)的高電位電源之間的電阻元件構(gòu)成，恒定電平是高電位電源電平。
34.如權(quán)利要求33所述的絕緣耦合器，其特征在于輸入第1脈沖信號輸出作為互補信號的第2脈沖信號對的第1差分放大電路的輸出級的邏輯閾值是比上述輸出級的電源電壓的2分之1低的電平。
35.如權(quán)利要求32所述的絕緣耦合器，其特征在于上述差分放大器電路以及上述脈沖解調(diào)電路由CMOS構(gòu)成。
36.如權(quán)利要求32所述的絕緣耦合器，其特征在于上述脈沖解調(diào)裝置的初級由對差分放大電路構(gòu)成。
37.一種絕緣耦合器，其特征在于在SOI晶片上，具有把用絕緣物充填了達到埋入絕緣層的槽的帶形區(qū)域作為電介質(zhì)的電容區(qū)域、包括電容驅(qū)動電路的輸入電路區(qū)域、包括電容經(jīng)過信號檢測電路的輸出電路區(qū)域，把SOI晶片的基板電位取為浮動電位。
38.一種單片絕緣耦合器，其特征在于在SOI晶片上，具有把用絕緣物充填了達到埋入絕緣層的槽的帶形區(qū)域作為電介質(zhì)的電容區(qū)域、包括電容驅(qū)動電路的輸入電路區(qū)域、包括電容經(jīng)過信號檢測電路的輸出電路區(qū)域，把SOI晶片的基板電位取為浮動電位，在基板與電源或者接地之間連接外設(shè)電容器。
39.一種AFE集成電路，其特征在于把作為模擬數(shù)字接口的AFE(AnalogFrontEnd)電路和具有把AFE電路的模擬輸入輸出電路與數(shù)字輸入輸出電路之間絕緣分離的容性絕緣壁的絕緣耦合器形成在同一個SOI基板上。
40.如權(quán)利要求39所述的AFE集成電路，其特征在于AFE電路的AD變換電路以及DA變換電路是過速率抽樣方式，把絕緣耦合器插入在過速率抽樣AD電路與AD用數(shù)字信號處理電路之間，以及過速率抽樣DA電路與DA數(shù)字信號處理電路之間。
41.如權(quán)利要求39所述的AFE集成電路，其特征在于在模擬輸入輸出側(cè)電路與數(shù)字輸入輸出側(cè)電路之間配置時序同步用的絕緣耦合器。
42.如權(quán)利要求40所述的AFE集成電路，其特征在于把調(diào)制解調(diào)器信號處理的結(jié)果所生成的ADC的抽樣時序的滯后超前變?yōu)檫^速率抽樣時序時鐘頻率的微小變化傳送到AFE電路，在AFE電路中根據(jù)該變化把內(nèi)部時鐘進行PLL(PhaseLockedLoop)同步生成內(nèi)部時序。
43.一種AFE集成電路，其特征在于具有作為模擬數(shù)字接口的AFE電路以及包括把AFE電路的模擬輸入輸出電路與數(shù)字輸入輸出電路之間絕緣分離的容性絕緣壁的容性絕緣耦合器，把分別設(shè)置在模擬輸入輸出電路側(cè)以及數(shù)字輸入輸出電路側(cè)的一組寄存器和絕緣耦合器作為控制寄存器裝置。
44.一種AFE集成電路，其特征在于具有作為模擬數(shù)字接口的AFE電路以及包括把AFE電路的模擬輸入輸出電路與數(shù)字輸入輸出電路之間絕緣分離的容性絕緣壁的容性絕緣耦合器，把分別設(shè)置在模擬輸入輸出電路側(cè)以及數(shù)字輸入輸出電路側(cè)的一組寄存器和單片絕緣耦合器作為通用輸入輸出裝置。
45.一種調(diào)制解調(diào)器裝置，其特征在于由DAA裝置、AFE(AnalogFrontEnd)裝置、調(diào)制解調(diào)器裝置、傳輸控制裝置與及線路和應(yīng)用控制裝置之間的絕緣裝置構(gòu)成，把絕緣裝置做成具有容性絕緣壁的絕緣耦合器。
46.一種調(diào)制解調(diào)器裝置，其特征在于由DAA裝置、AFE(AnalogFrontEnd)裝置、接口裝置以及線路和應(yīng)用控制裝置之間的絕緣裝置構(gòu)成，把絕緣裝置做成具有容性絕緣壁的絕緣耦合器。
47.如權(quán)利要求45或權(quán)利要求46所述的調(diào)制解調(diào)器裝置，其特征在于把調(diào)制解調(diào)器裝置安裝在AFE裝置內(nèi)部。
48.如權(quán)利要求45或權(quán)利要求46所述的調(diào)制解調(diào)器裝置，其特征在于把多個絕緣耦合器以及調(diào)制解調(diào)器裝置安裝在AFE裝置內(nèi)部。
49.如權(quán)利要求45者權(quán)利要求46所述的調(diào)制解調(diào)器裝置，其特征在于作為把調(diào)制解調(diào)器部分與應(yīng)用控制裝置之間進行串行總線連接的裝置，使用由在調(diào)制解調(diào)器部分與應(yīng)用控制裝置雙方進行串行總線連接的硬件以及進行串行總線傳輸?shù)能浖?gòu)成的接口裝置。
50.一種系統(tǒng)，其特征在于由權(quán)利要求45或權(quán)利要求46中的調(diào)制解調(diào)器裝置和連接在調(diào)制解調(diào)器裝置上的應(yīng)用控制裝置構(gòu)成。
51.一種通信裝置，其特征在于至少由包括網(wǎng)絡(luò)控制器以及應(yīng)用電路裝置、收發(fā)兩用裝置、網(wǎng)絡(luò)控制裝置以及應(yīng)用電路裝置和收發(fā)兩用裝置之間的絕緣裝置、以及電源穩(wěn)壓裝置的多個基站以及把各基站之間連接起來的網(wǎng)絡(luò)裝置構(gòu)成，絕緣裝置是具有容性絕緣壁的絕緣耦合器。
52.如權(quán)利要求51所述的通信裝置，其特征在于把絕緣耦合器、網(wǎng)絡(luò)控制器以及應(yīng)用電路裝置或者收發(fā)兩用裝置或者它們的雙方集成在一片半導(dǎo)體芯片上。
全文摘要
通過在SOI基板上形成具有容性絕緣壁的絕緣耦合器以及利用DSP動作時鐘,獲取DSP、AFE和絕緣耦合器的時序的同步,使線路接口電路單片化。由此,可以實現(xiàn)小型、經(jīng)濟的調(diào)制解調(diào)器裝置。
文檔編號H04L25/02GK1258406SQ98805571
公開日2000年6月28日 申請日期1998年3月30日 優(yōu)先權(quán)日1997年3月31日
發(fā)明者小嶋康行, 大內(nèi)貴之, 秋山登, 巖村將弘, 渡邊篤雄, 根本峰弘, 行武正剛, 金川信康 申請人:株式會社日立制作所