分頻電路201。M分頻電路201被配置為從高速率時(shí)鐘，例如HRC124接收時(shí)鐘信號(hào)，并將該時(shí)鐘速率除以M，產(chǎn)生時(shí)鐘信號(hào)HRCM。例如，可以將分頻的時(shí)鐘提供給并行高速率比特序列生成器，如這里描述的。
[0034]調(diào)制模塊212包括高速率比特序列生成器200，其被配置為產(chǎn)生高速率比特序列輸出205。高速率比特序列生成器200被配置為接收時(shí)鐘信號(hào)CLK。至少部分地基于高速率比特序列生成器200的配置，該時(shí)鐘信號(hào)CLK可以與來(lái)自HRC的高速率時(shí)鐘信號(hào)或分頻的時(shí)鐘信號(hào)HRCM對(duì)應(yīng)。例如，高速率比特序列生成器200可被配置為串行地生成HR比特序列。在該例子中，高速率比特序列生成器200可以被配置為從HRC124接收該高速率時(shí)鐘信號(hào)并為每個(gè)HRC時(shí)鐘周期產(chǎn)生一個(gè)輸出比特(即一個(gè)HRB)。因此，在該例子中，輸出205對(duì)應(yīng)于每個(gè)HRC時(shí)鐘周期一個(gè)比特。在另一個(gè)例子中，高速率比特序列生成器200可以被配置為以并行化方式產(chǎn)生HR比特序列。在該例子中，高速率比特序列生成器200可以被配置為接收分頻的高速率時(shí)鐘信號(hào)HRCM并為每個(gè)HRCM時(shí)鐘周期以并行地產(chǎn)生M個(gè)輸出比特。在該例子中，輸出205對(duì)應(yīng)于每HRCM時(shí)鐘周期(并行地)M比特。因此，并行化的高速率比特序列生成器可以使用相對(duì)較低速率的時(shí)鐘信號(hào)以高速率產(chǎn)生比特序列。
[0035]調(diào)制模塊212也包括不歸零空間(NRZ-S)編碼電路208，反相器210和調(diào)制器206。在一些實(shí)施例中，調(diào)制模塊212可以包括串化器215。在這些實(shí)施例中，高速率比特序列生成器200可以被配置為在HRCM時(shí)鐘周期間隔并行產(chǎn)生高速率比特序列的M比特。然后可以由調(diào)制器206調(diào)制這些并行M比特序列，并且調(diào)制的并行M比特序列可以被提供給串化器215進(jìn)行串行化以產(chǎn)生調(diào)制的高速率比特序列輸出213。在其他實(shí)施例中，例如被串行配置的高速率比特序列生成器200，可以不包括串化器215，并且然后調(diào)制器206的輸出可以與該調(diào)制的高速率比特序列輸出213對(duì)應(yīng)。
[0036]NRZ-S編碼電路208被配置為接收低速率反向通道命令和/或數(shù)據(jù)(即低速率比特(LRB)序列)和低速率時(shí)鐘(例如LRC122)并為每個(gè)LRC時(shí)鐘周期(并且，因此，每個(gè)LRB)提供NRZ-S輸出209。因此，每個(gè)LRB的持續(xù)時(shí)間對(duì)應(yīng)于一個(gè)LRC時(shí)鐘周期。該NRZ-S編碼電路208被配置為至少部分基于該LRB轉(zhuǎn)變(transit1n)該NRZ-S輸出209。例如，該NRZ-S編碼電路208可以被配置為在該LRB輸入是邏輯O的情況下轉(zhuǎn)變?cè)揘RZ-S輸出209，并且在該LRB輸入對(duì)應(yīng)于邏輯I的情況下保持其之前的輸出狀態(tài)。因此，該NRZ-S輸出209依賴(lài)于當(dāng)前LRB輸入和該NRZ-S編碼電路208之前的輸出209。該NRZ-S輸出209被提供給反相器210，產(chǎn)生反轉(zhuǎn)(即補(bǔ)碼的)NRZ-S輸出211。
[0037]例如，如果當(dāng)前LRB輸入對(duì)應(yīng)于邏輯0，那么如果之前的NRZ-S輸出209是0，NRZ_S編碼電路208將響應(yīng)于LRC122時(shí)鐘脈沖(例如，響應(yīng)于該LRC122時(shí)鐘脈沖的上升沿)而將新的NRZ-S輸出209轉(zhuǎn)變到邏輯1，并且如果之前的NRZ-S輸出209是1，則NRZ-S編碼電路208將響應(yīng)于LRC122時(shí)鐘脈沖而將新的NRZ-S輸出209轉(zhuǎn)變?yōu)檫壿婳。在另一個(gè)例子中，如果當(dāng)前LRB輸入對(duì)應(yīng)于邏輯I，那么如果之前的NRZ-S輸出209是0，該新的NRZ-S輸出209將保持邏輯O而不響應(yīng)于LRC122時(shí)鐘脈沖而發(fā)生變化，并且如果之前的NRZ-S輸出209是1，則該新的NRZ-S輸出209將保持邏輯I而不響應(yīng)于LRC122時(shí)鐘脈沖而發(fā)生變化。因此，如果當(dāng)前的LRB輸入對(duì)應(yīng)于邏輯0，則反轉(zhuǎn)的NRZ-S輸出211將轉(zhuǎn)變，并且如果當(dāng)前的LRB輸入對(duì)應(yīng)于邏輯1，則反轉(zhuǎn)的NRZ-S輸出211將保持其之前的狀態(tài)。
[0038]NRZ-S編碼(以及解碼，如這里描述的)被配置為適應(yīng)由印刷電路板中的真實(shí)和補(bǔ)碼信號(hào)的交叉線所引起的極性反轉(zhuǎn)。當(dāng)比特恢復(fù)基于與比特相關(guān)聯(lián)的值(例如電壓)時(shí)，極性反轉(zhuǎn)可能產(chǎn)生錯(cuò)誤。根據(jù)轉(zhuǎn)變的存在或不存在來(lái)編碼LRB提供了獨(dú)立于極性反轉(zhuǎn)的編碼輸出，這是因?yàn)榻獯a準(zhǔn)確性依賴(lài)于檢測(cè)轉(zhuǎn)變而不是恢復(fù)值的能力。
[0039]該反轉(zhuǎn)的NRZ-S輸出211對(duì)應(yīng)于編碼的LRB，并為該低速率時(shí)鐘LRC的每個(gè)時(shí)鐘周期表示該LRB輸入。因此，多個(gè)編碼的LRB對(duì)應(yīng)于包括反向通道信息的低速率比特流。表示反向通道命令和/或數(shù)據(jù)的LRB序列可以被安排在(一個(gè)或多個(gè))幀中，如這里描述的。該幀結(jié)構(gòu)被配置為促進(jìn)鏈路126的兩端(即節(jié)點(diǎn)元件102和鏈路伙伴120)的同步。
[0040]調(diào)制器206被配置為使用該編碼的LRB211調(diào)制該HR比特序列生成器輸出205，即高速率比特(HRB(—個(gè)或多個(gè)))。例如，如果該編碼的LRB211對(duì)應(yīng)于邏輯0，那么該調(diào)制的輸出可以對(duì)應(yīng)于輸出205，即真實(shí)的HRB。如果該編碼的LRB211對(duì)應(yīng)于邏輯I，那么該調(diào)制的輸出可以對(duì)應(yīng)于補(bǔ)碼的輸出205，即補(bǔ)碼的HRB。如這里使用的，“真實(shí)的HRB”的意思是與高速率序列生成器輸出205的比特相對(duì)應(yīng)的調(diào)制的HR比特(即非補(bǔ)碼的)，并且“補(bǔ)碼的HRB”的意思是與反轉(zhuǎn)的高速率序列生成器輸出205比特相對(duì)應(yīng)的調(diào)制的HR比特。
[0041]因此，調(diào)制模塊212被配置為從HRC124接收高速率時(shí)鐘信號(hào)，從LRC122接收低速率時(shí)鐘信號(hào)，以及接收對(duì)應(yīng)于反向通道命令和/或數(shù)據(jù)的低速率比特流。調(diào)制模塊212進(jìn)一步被配置為(串行地或并行地)產(chǎn)生具有與HRC124的時(shí)鐘速率相對(duì)應(yīng)的串行比特速率的HR比特序列并使用具有與LRC122的時(shí)鐘速率相對(duì)應(yīng)的比特速率的編碼的LRB調(diào)制該HR比特序列以產(chǎn)生該調(diào)制的HR比特流輸出213。因此，調(diào)制的HR比特流輸出213對(duì)應(yīng)于使用低速率比特流調(diào)制的高速率比特流。因?yàn)樵揌RC時(shí)鐘速率比該LRC時(shí)鐘速率高，一個(gè)LRB可以調(diào)制多個(gè)HRB。然后將該調(diào)制的HR比特流輸出213提供給PHY電路106的Txll6以經(jīng)由鏈路126發(fā)送給鏈路伙伴106。
[0042]圖2Β說(shuō)明符合本公開(kāi)各種實(shí)施例的解調(diào)模塊的例子214。解調(diào)模塊214是圖1中的解調(diào)模塊114，144的例子。解調(diào)模塊214被配置為從例如PHY電路136的接收器146接收一個(gè)或多個(gè)接收器比特判決RBD220并至少部分地基于該接收到的(一個(gè)或多個(gè))RBD來(lái)恢復(fù)(即確定)反向通道命令和/或數(shù)據(jù)比特(LRB)。每個(gè)RBD與已經(jīng)由網(wǎng)絡(luò)控制器104經(jīng)由鏈路126從節(jié)點(diǎn)102發(fā)送并由鏈路伙伴120的網(wǎng)絡(luò)控制器134接收的(在HR比特流中的)調(diào)制的HRB相關(guān)。RBD220可能對(duì)應(yīng)于調(diào)制的HRB (即真實(shí)的HRB或補(bǔ)碼的HRB)或可能在沿鏈路126傳播期間已經(jīng)被損壞，并且因此可能是錯(cuò)誤比特。解調(diào)模塊214被配置為至少部分地基于可能包括一個(gè)或多個(gè)錯(cuò)誤比特的多個(gè)RBD220恢復(fù)該反向通道命令和/或數(shù)據(jù)比特LRB。解調(diào)模塊214被配置為從HRC，例如圖1的鏈路伙伴HR時(shí)鐘154，接收高速率時(shí)鐘信號(hào)。解調(diào)模塊214可以配置為用于并行操作或串行操作，如這里描述的。
[0043]與調(diào)制模塊212類(lèi)似，在一些實(shí)施例中，解調(diào)模塊214可以包括M分頻電路217。M分頻電路217被配置為從高速率時(shí)鐘，例如HRC124接收時(shí)鐘信號(hào)，并且將該時(shí)鐘速率除以Μ，產(chǎn)生時(shí)鐘信號(hào)HRCM。例如，該分頻的時(shí)鐘信號(hào)HRCM可以提供給被配置為并行處理M個(gè)RBD的并行真實(shí)HRB檢測(cè)器和/或并行補(bǔ)碼HRB檢測(cè)器，如這里描述的。
[0044]解調(diào)模塊214包括真實(shí)HRB檢測(cè)器221，補(bǔ)碼HRB檢測(cè)器223和反相器230。真實(shí)HRB檢測(cè)器221和補(bǔ)碼HRB檢測(cè)器223被配置為接收時(shí)鐘信號(hào)CLK。在一些實(shí)施例中，解調(diào)模塊214可能包括解串器219。解串器219被配置為接收RBD的串行比特流并且并行化每M個(gè)串行HRB。在這些實(shí)施例中，CLK可以對(duì)應(yīng)于HRCM時(shí)鐘信號(hào)。在這些實(shí)施例中，真實(shí)HRB檢測(cè)器221和補(bǔ)碼HRB檢測(cè)器223可以被配置為接收HRCM時(shí)鐘信號(hào)并且并行處理M比特，如這里描述的。在這些實(shí)施例中，反相器230可以被配置為反轉(zhuǎn)M比特。在其他實(shí)施例中，解調(diào)模塊214可以被配置為串行處理RBD。在這些實(shí)施例中，CLK可以對(duì)應(yīng)于HRC時(shí)鐘信號(hào)。在這些實(shí)施例中，真實(shí)HRB檢測(cè)器221，補(bǔ)碼HRC檢測(cè)器223和反相器230可以被配置為以HRC時(shí)鐘速率處理單獨(dú)RBD，如這里描述的。
[0045]該真實(shí)HRB檢測(cè)器221被配置為檢測(cè)對(duì)應(yīng)于發(fā)送的真實(shí)HRB的RBD。該真實(shí)HRB檢測(cè)器221被配置為至少部分基于多個(gè)RBD確定是否每個(gè)RBD對(duì)應(yīng)于真實(shí)HRB。該補(bǔ)碼HRB檢測(cè)器223被配置為檢測(cè)對(duì)應(yīng)于發(fā)送的補(bǔ)碼HRB的RBD。該補(bǔ)碼HRB檢測(cè)器223被配置為至少部分基于多個(gè)反轉(zhuǎn)RBD225確定是否每個(gè)RBD225對(duì)應(yīng)于補(bǔ)碼的HRB。該真實(shí)HRB檢測(cè)器221和補(bǔ)碼HRB檢測(cè)器223被配置為輸出與在時(shí)間間隔中接收到的檢測(cè)到的真實(shí)HRB的數(shù)目和檢測(cè)到的補(bǔ)碼HRB的數(shù)目相關(guān)的相應(yīng)計(jì)數(shù)(例如，Compt(M)和Compc(M))。
[0046]例如，對(duì)于被配置為并行處理RBD的真實(shí)HRB檢測(cè)器221和補(bǔ)碼HRB檢測(cè)器223，真實(shí)HRB檢測(cè)器221可以被配置為輸出與在M個(gè)預(yù)測(cè)的真實(shí)HRB和對(duì)應(yīng)的M個(gè)RBD之間的差異的數(shù)量相對(duì)應(yīng)的計(jì)數(shù)ComptM。類(lèi)似地，補(bǔ)碼HRB檢測(cè)器223可以被配置為輸出與在M個(gè)預(yù)測(cè)的補(bǔ)碼HRB和對(duì)應(yīng)的M個(gè)RBD之間的差異的數(shù)量相對(duì)應(yīng)的計(jì)數(shù)CompcM。
[0047]在另一個(gè)例子中，對(duì)于被配置為串行處理RBD的真實(shí)HRB檢測(cè)器221和補(bǔ)碼HRB檢測(cè)器223，真實(shí)HRB檢測(cè)器221可以被配置為輸出配置為表示對(duì)于每個(gè)RBD220而言RBD是否對(duì)應(yīng)于真實(shí)HRB的邏輯值Compt。類(lèi)似地，補(bǔ)碼HRB檢測(cè)器223可以被配置為輸出配置為表示對(duì)于每個(gè)RBD220而言RBD是否對(duì)應(yīng)于補(bǔ)碼HRB的邏輯值Compc。
[0048]解調(diào)模塊214進(jìn)一步包括轉(zhuǎn)變檢測(cè)電路252和NRZ-S解碼電路254。轉(zhuǎn)變檢測(cè)電路252被配置為檢測(cè)在真實(shí)HRB和補(bǔ)碼HRB之間(例如真實(shí)到補(bǔ)碼或補(bǔ)碼到真實(shí))的轉(zhuǎn)變。轉(zhuǎn)變的存在被配置為表示邏輯O LRB被發(fā)送而在與LRC時(shí)鐘周期相關(guān)的時(shí)間間隔中不存在轉(zhuǎn)變被配置為表示邏輯I LRB被發(fā)送。轉(zhuǎn)變檢測(cè)電路252被配置為接收時(shí)鐘信號(hào)CLK，來(lái)自真實(shí)HRB檢測(cè)器221的比較真實(shí)輸出(Compt (M))和來(lái)自補(bǔ)碼HRB檢測(cè)器223的比較補(bǔ)碼輸出(Compc(M))。例如，轉(zhuǎn)變檢測(cè)電路252被配置為接收時(shí)鐘HRCM，用于并行配置的ComptM和CompcM。在另一個(gè)例子中，轉(zhuǎn)變檢測(cè)電路252被配置為接收時(shí)鐘HRC，用于串行配置的Compt和Compc。轉(zhuǎn)變檢測(cè)電路252進(jìn)一步被配置為至少部分地基于與用于并行配置的ComptM和CompcM相關(guān)的計(jì)數(shù)的比較和與用于串行配置的Compt和Compc相關(guān)的計(jì)數(shù)的比較檢測(cè)轉(zhuǎn)變，如這里所述的。轉(zhuǎn)變檢測(cè)電路252被配置為提供與該計(jì)數(shù)和/或比較相關(guān)的輸出。
[0049]NRZ-S解碼電路254被配置為接收該LRC時(shí)鐘信號(hào)和該轉(zhuǎn)變檢測(cè)電路252的輸出。NRZ-S解碼電路254被配置為至少部分地基于轉(zhuǎn)變檢測(cè)電路252的輸出來(lái)輸出合適的(即恢復(fù)的)低速率比特(LRB)。例如，如果該輸出表示轉(zhuǎn)變，那么NRZ-S解碼電路254可以被配置為提供邏輯O輸出，并且如果該輸出表示在與LRC時(shí)鐘周期相關(guān)的時(shí)間段內(nèi)不存在轉(zhuǎn)變，那么該NRZ-S解碼電路254可以被配置為提供邏輯I輸出。
[0050]因此，調(diào)制模塊212被配置為生成高速率比特流并將對(duì)應(yīng)于反向通道信息的低速率比特調(diào)制到該高速率比特流上。在一些實(shí)施例中，該生成和/或調(diào)制可以被并行化，因此利用了降低速率的時(shí)鐘，如這里描述的。解調(diào)模塊214被配置為接收多個(gè)接收器比特判決(RBD)并至少部分地基于與真實(shí)和/或補(bǔ)碼HRB相對(duì)應(yīng)的RBD的檢測(cè)來(lái)確定(即檢測(cè))所發(fā)送的是對(duì)應(yīng)于邏輯I的LRB還是對(duì)應(yīng)于邏輯O的LRB。與真實(shí)和/或補(bǔ)碼HRB相對(duì)應(yīng)的RBD的檢測(cè)被配置為檢測(cè)在真實(shí)和補(bǔ)碼HRB之間轉(zhuǎn)變的存在或不存在，如這里描述的。
[0051]圖3A說(shuō)明符合本公開(kāi)一個(gè)實(shí)施例的調(diào)制模塊312的例子。調(diào)制模塊312是圖2A的調(diào)制模塊212的一個(gè)例子并被配置用于串行操作。調(diào)制模塊312被配置為生成高速率比特序列并使用低速率編碼的反向通道信息(即命令和/或數(shù)據(jù))調(diào)制該高速率比特序列。
[0052]調(diào)制模塊312包括高速率(HR)比特序列生成器300，其被配置為生成高速率偽隨機(jī)比特序列(PRBS)。當(dāng)然，可以使用其他被配置用于串行操作的高速率比特序列生成器來(lái)生成可能是隨機(jī)的或不隨機(jī)的HR比特序列。通常PRBS生成器被配置為產(chǎn)生在一個(gè)間隔內(nèi)隨機(jī)但在多個(gè)間隔內(nèi)重復(fù)的比特序列。在該間隔中的持續(xù)時(shí)間(即比特?cái)?shù))與該P(yáng)RBS生成器的配置相關(guān)。對(duì)于諸如HR比特序列生成器300之類(lèi)的配置，該持續(xù)時(shí)間與在該移位寄存器中比特?cái)?shù)(M)，抽頭(tap)的數(shù)量和抽頭的位置相關(guān)。M比特PRBS生成器可以被配置為產(chǎn)生每間隔重復(fù)最多K = 2m-1比特的隨機(jī)比特序列。例如，當(dāng)M = 31并且一個(gè)抽頭位于比特M-3(即比特28)和比特M-2(即比特29)之間時(shí)，HR比特序列生成器300可以具有相關(guān)聯(lián)的最大隨機(jī)比特間隔。當(dāng)然，其他PRBS生成器可以使用不同的比特長(zhǎng)度，更多或更少的抽頭以及一個(gè)或多個(gè)不同位置，這取決于可用的存儲(chǔ)器，可用的處理器帶寬等。
[0053]HR比特序列生成器300包括移位寄存器302和異或模塊304。移位寄存器302包括M比特并被配置為從高速率時(shí)鐘，例如HRC124接收時(shí)鐘信號(hào)(例如時(shí)鐘脈沖)。移位寄存器302被配置為響應(yīng)于來(lái)自HRC的輸入的狀態(tài)的變化(例如HR時(shí)鐘脈沖的上升沿)而“移位”每個(gè)比特。例如，移位寄存器302可以包括M個(gè)D型觸發(fā)器(D-type flip-flop),其中每個(gè)觸發(fā)器輸出耦合到相鄰觸發(fā)器的輸入。對(duì)移位寄存器302的輸入對(duì)應(yīng)于對(duì)比特I的輸入，并且比特M的輸出305對(duì)應(yīng)于該移位寄存器302的輸出。在操作中，響應(yīng)于來(lái)自HRC124的時(shí)鐘脈沖，比特I的輸出被移位到比特2，比特2的輸出被移位到比特3，并且對(duì)該移位寄存器302中的每個(gè)比特依此類(lèi)推。由于該移位寄存器的特性，例如傳播延遲和設(shè)置時(shí)間，比特m的新存儲(chǔ)的值對(duì)應(yīng)于比特m-Ι的之前存儲(chǔ)值