選的第(n+2)行的像素電路PC3(x，n+2)中包括的第一開關晶體管MSWA設定在導通態(tài)，因此變得能夠將三個單元存儲電容線USCL的電容器CM并聯耦合至布置在所選的第(n+1)行的像素電路PC3 (χ, n+1)的浮置擴散電容器CFD。
[0155]除布置在所選的第η行的像素電路PC3(x，η)以及布置在非所選的第(n+1)行的像素電路PC3(x，n+l)，布置在非所選的第(n+2)行的像素電路PC3 (x，n+2)中包括的第二開關晶體管MSWB也設定在導通態(tài)，因此，變得能夠將五個單元存儲電容線USCL的電容器CM并聯耦合至布置在所選行的像素電路PC3的浮置擴散電容器CFD。
[0156]解釋根據實施例3的成像器件300的效果。在根據實施例1的成像器件100中，僅布置在所選行的像素電路PCl經由第一開關晶體管MSWA耦合至存儲電容線SCL，且布置在其他非選擇行的像素電路PCl從存儲電容線SCL電斷開。因此，對于在所選行布置的像素電路PCl，存儲線電容器CM的電容器乘以行數，即整個存儲電容線SCL的電容器，并聯耦合至浮置擴散CFD。另一方面，在成像器件300中，能選擇并聯耦合至像素電路PC3的浮置擴散電容器CFD的存儲線電容器CM的數目。因此，能根據列方向上布置的像素電路的數目優(yōu)化應被耦合至浮置擴散電容器的存儲線電容器CM的數目。
[0157]〈實施例4>
[0158]圖14是圖示根據實施例4的成像器件400的構造的框圖。
[0159]在圖14中，與圖11中相同符號的元件具有相同構造或相同功能，并將省略其贅述。圖14中所示的成像器件400在構造上對應于圖11中所示的成像器件300，其中加入頂復位晶體管MRST_T(x)和底復位晶體管MRST_B(x)且垂直掃描電路23由垂直掃描電路24替代。除行選擇信號組R3 (η)之外，垂直掃描電路24還輸出復位信號RST_ALL，其控制頂復位晶體管MRST_T (χ)和底復位晶體管MRST_B (χ)的導通態(tài)。
[0160]像素陣列14由像素電路PC3、垂直信號線VSL、存儲電容線SCL、頂復位晶體管MRST_T (χ)和底復位晶體管MRST_B(x)構造。
[0161]圖15是圖示圖14中所示的像素電路PC3、頂復位晶體管MRST_T(x)和底復位晶體管MRST_B (χ)的耦合關系的電路圖。
[0162]像素陣列14的頂側(布置了列電路31的一側的相對側)布置的像素電路PC3 (χ, Μ)中包括的第二開關晶體管MSWB的源極耦合至頂復位晶體管MRST_T(x)的漏極。電源電壓VDD施加至頂復位晶體管MRST_T(x)的源極。像素陣列14的底側(布置了列電路31的一側)布置的像素電路PC3 (X，O)中包括的第二開關晶體管MSWB的漏極耦合至底復位晶體管MRST_B(x)的漏極。電源電壓VDD施加至底復位晶體管MRST_B(x)的源極。垂直掃描電路24輸出的復位信號RST_ALL施加至頂復位晶體管MRST_T (χ)的柵極以及底復位晶體管MRST_B (χ)的柵極。
[0163]圖16是解釋圖15中所示的像素電路PC3的讀取操作的時序圖。圖16中所示的時序圖不同于圖13中所示的時序圖在于以下要點。
[0164]S卩，在圖13中，當布置在所選的第η行的像素電路PC3(x，η)的讀取完成時，像素電路PC3 (χ, η)的第一開關晶體管MSWA和第二開關晶體管MSWB以及像素電路PC3 (χ, n+1)的第二開關晶體管MSWB維持在導通態(tài)，直至時間t2。在該周期內，設定在導通態(tài)的像素電路PC3(x，n)的復位晶體管MRSTl放電從像素電路PC3(x，n-1)至像素電路PC3 (x，n+1)的存儲線電容器CM的剩余電荷。
[0165]另一方面，如圖16中所示，在讀取周期TR(n)內，除像素電路PC3的上述控制之夕卜，垂直掃描電路24還利用頂復位晶體管MRST_T (χ)和底復位晶體管MRST_B (χ)放電從像素電路PC3(x，n-l)至像素電路PC3(x，n+l)的存儲線電容器CM的剩余電荷。
[0166]就在讀取周期TR(η)結束的時間t2之前，在復位信號RST_ALL中產生單觸發(fā)脈沖，且同時，單觸發(fā)脈沖施加至在除第η行的像素電路PC3(x，η)和第(n+1)行的像素電路PC3(x, n+1)之外的行布置的像素電路PC3中包括的第二開關控制信號SWB。因此，各個像素電路PC3中包括的存儲線電容器CM的剩余電荷也通過頂復位晶體管MRST_T(x)和底復位晶體管MRST_B (χ)放電至電源。
[0167]根據實施例4的成像器件400的效果如下。迅速放電存儲線電容器CM的剩余電荷，以及實現高速操作。
[0168]〈實施例5>
[0169]圖17是圖示根據實施例5的成像器件500的構造的框圖。
[0170]在圖17中，與圖14中相同符號的元件具有相同構造或相同功能，并將省略其贅述。圖17中所示的成像器件500在構造上對應于圖14中所示的成像器件400，其中像素電路PC3由像素電路PC5替代且垂直掃描電路24由垂直掃描電路25替代。
[0171]像素陣列15由像素電路PC5、垂直信號線VSL、存儲電容線SCL、頂復位晶體管MRST_T (χ)和底復位晶體管MRST_B(x)構造。
[0172]圖18是圖示圖17中所示的像素電路PC5、頂復位晶體管MRST_T(x)和底復位晶體管MRST_B (χ)的耦合關系的電路圖。
[0173]像素電路PC5在構造上對應于圖15中所示的像素電路PC3，其中復位晶體管MRSTl的漏極的連接節(jié)點從浮置擴散電容器CFD的一端改變至第一開關晶體管MSWA的源極和漏極的一個和第二開關晶體管MSWB的源極耦合到的節(jié)點，且復位晶體管MRSTl的符號改變成MRST2。因此，當通過復位晶體管MRST2復位浮置擴散電容CFD時，第一開關晶體管MSWA也設定為導通態(tài)。
[0174]像素電路PC5和像素電路PC3中包括的晶體管的數目相同。但是，耦合至浮置擴散電容器CFD的晶體管的數目在像素電路PC5中比像素電路PC3中少一個。因此，像素電路PC5的浮置擴散電容器CFD與像素電路PC3相比減少了復位晶體管MRSTl的柵-源中的寄生電容的量；因此提高了低照度的靈敏度。
[0175]圖19是解釋圖18中所示的像素電路PC5的讀取操作的時序圖。圖19中所示的時序圖不同于圖16中所示的時序圖在于以下要點。
[0176]首先，如圖16中所示，當結束像素電路PC3(x，n)的讀取周期TR(η)時，垂直掃描電路24將復位晶體管控制信號RSTl (η)設定為高電平，且通過復位晶體管MRSTl復位浮置擴散電容器CFD。此時，需要將第一開關晶體管MSWA設定為非導通態(tài)，以便浮置擴散電容器CFD的復位操作可以不受單元存儲電容線USCL的電勢波動的影響。
[0177]與此相反，如圖19中所示，垂直掃描電路25在下一讀取周期TR(n+1)以及讀取周期TR(n)結束之后的后續(xù)讀取周期中維持第一開關控制信號SWA(η)的高電平。這是為了復位晶體管MRST2經由第一開關晶體管MSWA復位浮置擴散電容器CFD。
[0178]隨后，在第二開關晶體管MSWB和單元存儲電容線USCL提供作為圖18中所示的像素電路PC5時，不希望第二開關晶體管MSWB通過復位晶體管MRST2將像素電路PC5 (χ, η)的單元存儲電容線USCL復位為導通態(tài)。例如，如圖19中所示，當在讀取周期TR(n)中讀取像素電路PC(x，n)的數據時，像素電路PC(χ，n+1)的第二開關晶體管MSWB設定為導通態(tài)。但是，需要將像素電路PC(x，n+1)的復位晶體管MRST2設定為非導通態(tài)。這是復位控制信號RST2(n+l)在圖19中的讀取周期TR(η)中被設定為低電平的原因。
[0179]根據實施例5的成像器件500的效果如下。浮置擴散電容器CFD的值減小，并且低照度的敏感度提高。
[0180]〈實施例6>
[0181]圖20是圖示根據6的成像器件600的構造的框圖。
[0182]在圖20中，與圖14中相同符號的元件具有相同構造或相同功能，并將省略其贅述。圖20中所示的成像器件600在構造上對應于圖14中所示的成像器件400，其中像素電路PC3由像素電路PC6替代且垂直掃描電路24由垂直掃描電路26替代。垂直掃描電路26通過行選擇信號組R6 (η)控制布置在第η行的像素電路PC6的操作。
[0183]像素陣列16由像素電路PC6、垂直信號線VSL、存儲電容線SCL、頂復位晶體管MRST_T(x)和底復位晶體管MRST_B(x)構造。不同于根據其他實施例的成像器件中提供的像素陣列，像素陣列16由在行方向上的(N+1)個以及列方向上的(M+l)/2個的陣列形狀布置的像素電路PC6構造。如將在下文所述的，像素電路PC6具備在列方向上布置的兩個光電轉換元件。因此，通過布置像素電路PC6的(M+1)/2個，在列方向上布置M個光電轉換元件。
[0184]圖21是圖20中所示的像素電路PC6的電路圖。
[0185](構造)像素電路PC6在構造上對應于圖12中所示的像素電路PC3，其中加入光電轉換元件PD2和傳輸晶體管MTX2。
[0186]像素電路PC6由光電轉換元件PDl和Η)2、傳輸晶體管MTXl和ΜΤΧ2、浮置擴散電容器CFD、復位晶體管MRST1、放大晶體管ΜΑΜΙ、選擇晶體管MSEL、第一開關晶體管MSWA、第二開關晶體管MSWB以及存儲線電容CM構造。
[0187]電源電壓GND施加至各個光電轉換元件PDl和PD2的陽極。各個光電轉換元件PDl和PD2的陰極分別耦合至各個傳輸晶體管MTXl和ΜΤΧ2的源極和漏極中的一個。各個傳輸晶體管MTXl和ΜΤΧ2的源極和漏極中的另一個耦合至浮置擴散電容器CFD的一端。電源電壓GND施加至浮置擴散電容器CFD的另一端。復位晶體管MRSTl的漏極耦合至浮置擴散電容器CFD的一端。電源電壓VDD施加至復位晶體管MRSTl的源極。
[0188]電源電壓VDD施加至放大晶體管MAMI的源極且浮置擴散電容器CFD的一端的電壓施加至放大晶體管MAMI的柵極。放大晶體管MAMI的漏極耦合至選擇晶體管MSEL的源極，且選擇晶體管MSEL的漏極耦合至垂直信號線VSL。第一開關晶體管MSWA的源極和漏極中的一個耦合至浮置擴散電容器CFD的一端。第一開關晶體管MSWA的源極和漏極中的另一個耦合至單元存儲電容線USCL。單元存儲電容線USCL的一端耦合至第二開關晶體管MSffB的源極，且另一端耦合至相鄰布置的像素電路PC6中包括的第二開關晶體管MSWB的漏極。
[0189]存儲線電容器CM對應于單元存儲電容線USCL的布線電容。單元存儲電容線USCL對應于像素電路PC6(x，n)中包括的存儲電容線SCL(x)的一部分。
[0190]傳輸晶體管控制信號TX1、傳輸晶體管控制信號TX2、復位晶體管控制信號RST1、選擇晶體管控制信號SEL、第一開關控制信號SWA以及第二開關控制信號SWB施加至傳輸晶體管MTXl、傳輸晶體管MTX2、復位晶體管MRSTl、選擇晶體管MSEL、第一開關晶體管MSWA以及第二開關晶體管MSWB的相應的柵極。行選擇信號組R6 (η)是這六個控制信號的聚集。
[0191](操作)通過垂直掃描電路26控制的像素電路PC6的操作概要如下。在以下解釋中，假設存儲線電容器CM是三個單元存儲電容線USCL的電容器(參考實施例3)。當通過垂直掃描電路26選擇第η行中布置的像素電路PC6時，通過第一開關晶體管MSWA并聯耦合的浮置擴散電容器CFD和存儲線電容器CM通過復位晶體管MRSTl復位。放大晶體管MAMI放大浮置擴散電容器CFD的電壓，且基于放大電壓，列電路31產生高照度數字復位信號。
[0192]隨后，浮置擴散電容器CFD通過第一開關晶體管MSWA與存儲線電容器CM分離。放大晶體管MAMI放大浮置擴散電容器CFD的電壓，并且基于放大的電壓，列電路31輸出低照度數字復位信號。
[0193]隨后，存儲在光電轉換元件PDl中的光電荷經由傳輸晶體管MTXl傳輸至浮置擴散電容器CFD。從浮置擴散電容器CFD溢出的電荷存儲在存儲線電容器CM中。放大晶體管MAMI放大浮置擴散電容器CFD的電壓，并且基于放大電壓，列電路31產生低照度數字信號。
[0194]隨后，第一開關晶體管MSWA設定為導通態(tài)，且浮置擴散電容器CFD和存儲線電容器CM并聯耦合。放大晶體管MAMI放大浮置擴散電容器CFD的電壓，并