固態(tài)成像元件和成像裝置的制造方法
【專利說明】固態(tài)成像元件和成像裝置
[0001]相關申請的交叉參考
[0002]本申請要求于2013年2月21日提交的日本在先專利申請JP2013-032089的權益，其全部內(nèi)容以引用的方式并入本文
技術領域
[0003]本公開涉及一種固態(tài)成像元件和成像裝置，具體涉及一種當在由多個像素形成的各像素塊中設置模擬數(shù)字(AD)轉(zhuǎn)換單元時優(yōu)選的固態(tài)成像元件。
【背景技術】
[0004]作為安裝在數(shù)位相機或數(shù)碼攝像機上的固態(tài)成像元件，CMOS圖像傳感器(以下，縮寫為CIS)是已知的。另外，將CIS用于傳感用的成像裝置中，并且在這種用途的情況下，特別需要操作的快速性。
[0005]為了使CIS的操作高速化，其中將AD轉(zhuǎn)換單元(以下，縮寫為ADC)設置到一個或者較少數(shù)量的像素上并且多個ADC并行操作的方法是已知的。
[0006]在這種方法中，當將ADC設置在像素的同一基板內(nèi)時會犧牲像素的光學特性。
[0007]因此，為了不犧牲像素的光學特性，提出了一種其中像素和ADC設置在不同的基板上并且兩個基板使用Cu-Cu接合通過貼合而連接的構成。另外，由于一個ADC的大小通常相當于多個像素的大小，所以在不同的基板上的多個像素相應地與一個ADC連接(例如，參照PTL l)o
[0008]圖1是其中像素和ADC設置在不同的基板上的CIS的概念圖。S卩，CIS 10由上基板11和下基板12構成，并且上基板11和下基板12使用Cu-Cu接合等貼合并在對應部分彼此連接。
[0009]圖2A和圖2B示意性地示出了 CIS 10的上基板11和下基板12的各個電路構成。
[0010]如圖2A所示，配置成矩陣的多個像素21、垂直掃描單元23和水平掃描單元24設置在基板11上。多個像素21的各個根據(jù)后述的ADC 31被分成4*4像素的一個像素塊22。像素21利用光電轉(zhuǎn)換處理產(chǎn)生與入射光對應的電荷，蓄積該電荷，并且在基于來自垂直掃描單元23和水平掃描單元24的控制的掃描時機將與蓄積的電荷對應的像素信號傳遞到下基板12的ADC 31。
[0011]如圖2B所示，下基板12設置有分別對應上基板11的像素塊22的多個ADC 31、數(shù)字信號處理單元32、時機生成單元33和DAC 34。各個ADC 31將從屬于對應像素塊22的多個像素21順次傳遞的模擬像素信號轉(zhuǎn)換成數(shù)字信號。
[0012]例如，在上基板11的左上邊的像素塊22與在下基板12的左上邊的ADC 31a對應。另外，類似地，在上基板11的右上邊的像素塊22與在下基板12的右上邊的ADC 31e對應。即，在上基板11上的像素塊22和在下基板12上的ADC 31的各自占用面積及其形狀設定為彼此匹配。
[0013]圖3示出了 ADC 31的構成例。ADC 31包括比較單元41和鎖存單元42。比較單元41將從對應像素塊22的各像素21順次傳遞的模擬像素信號與從DAC 34輸入的Ramp信號進行比較，并且將其比較結(jié)果輸出到鎖存單元42?；诒容^單元41的比較結(jié)果，當Ramp信號橫切像素信號時，鎖存單元42保持輸入的代碼值。將在鎖存單元42中保持的代碼值作為數(shù)字像素信號在數(shù)字信號處理單元32中讀出。
[0014]圖4示出了構成像素塊22的4*4像素的一般掃描順序。在圖中，細線的矩形表示像素21，粗線表示與一個ADC 31相關的像素塊22，數(shù)字表示像素的位置，箭頭表示像素的掃描順序。另外，位于X行和Y列上的像素也被描述為像素(X，Y)。
[0015]例如，在其像素(0，0)位于左上的頂點處的像素塊中，通過將左上的像素(0，0)設定為起始點來開始在水平右方向上掃描，順次使待掃描的行在垂直下方向上移動，并且最后讀出右下的像素(0，3)。類似地，在另一個像素塊22中，同樣，通過將左上的像素21設定為起始點來開始在水平右方向上掃描，順次使待掃描的行在垂直下方向上移動，并且最后讀出右下的像素21。
[0016]圖5示出了用于將像素塊22中的掃描順序改變到如圖4所示的水平方向和垂直方向上的各像素21的構成例。
[0017]像素21由光電二極管(ro)51、轉(zhuǎn)移柵(Trf)52、浮動擴散(FD)53、放大晶體管(Amp) 54、垂直掃描用的選擇晶體管(Sel)55、水平掃描用的選擇晶體管(Sel)56、復位晶體管(Rst) 57、電源配線58和信號線59構成。
[0018]在像素21中，將在作為光電轉(zhuǎn)換元件的H) 51中產(chǎn)生的電荷通過Trf 52傳遞到與Amp 54的柵極連接的FD 53。此時，當打開由垂直掃描單元23控制的Sel 55和由水平掃描單元24控制的Sel 56時，Amp 54將與在FD 53中保持的電荷的電位對應的電壓信號經(jīng)由垂直信號線59輸出到后段的ADC 31。另外，在FD 53中蓄積的電荷在當打開Rst 57時丟棄到電源配線58中。
[0019][引用文獻列表]
[0020][專利文獻]
[0021][PTL I]
[0022]日本未審查專利申請公開N0.2009-177207

【發(fā)明內(nèi)容】

[0023][技術問題]
[0024]如圖5所示，例如，為了實現(xiàn)圖4所示的掃描順序，兩個選擇晶體管(Sel 55,56)對于像素21是必需的，并且如圖2A和圖2B所示，對于整個CIS 10，水平掃描單元24和垂直掃描單元23是必須的。因此，一直難以實現(xiàn)像素單元和CIS單元的小型化或者成本的降低。
[0025]另外，例如，對于整個CIS，也可以通過省略水平掃描單元僅由垂直掃描單元構成CIS，然而，即使在這種情況下，由于在4*4像素的像素塊的各行中必需四根不同的Sel配線，所以也難以實現(xiàn)像素單元的小型化。
[0026]另外，當4*4像素的像素塊22通過與一個ADC 31相關而與其連接時，各像素21的垂直信號線59 —次性一起放在像素塊22的中央等。然而，在這種情況下，存在各像素21的配線的布局變?yōu)榉菍ΨQ的并且光學和電氣特性由于像素的位置而變得稍微不同的問題。
[0027]考慮到這種情況完成了本公開，并且以實現(xiàn)像素或CIS的小型化和成本的降低或者像素之間特性的均勻性的方式完了本公開。
[0028][問題的解決方案]
[0029]根據(jù)本公開的一種示例性說明，一種成像元件可以包括像素區(qū)域，所述像素區(qū)域包括配置成行和列的矩陣形式并分組成包括N個像素的像素單位的多個像素。N可以大于1，每個列可以包括來自至少兩個像素單位的像素，所述多個像素的每個可以被構造成感測光并將像素信號輸出到多根讀出線中的一根，所述多根讀出線的每根與所述像素單位中對應像素單位的像素連接。所述成像元件可以包括掃描單元，所述掃描單元在列方向上延伸并被構造成通過向與對應行的像素連接的掃描線施加掃描脈沖來選擇用于讀出的像素。所述成像元件可以包括多個讀出單元，每個讀出單元與所述多根讀出線中對應的讀出線連接并被構造成對向其輸出的像素信號進行模擬數(shù)字轉(zhuǎn)換。沒有在行方向上延伸并向與像素的列連接的線施加脈沖而能夠進行所述的選擇用于讀出的像素的掃描單元。
[0030]根據(jù)本公開的另一種示例性說明，一種電子設備可以包括與本公開的第一示例性說明相關的上述成像元件。
[0031]根據(jù)本公開的另一種示例性說明，提供了一種圖像傳感器的驅(qū)動方法。所述圖像傳感器可以包括像素區(qū)域，所述像素區(qū)域包括配置成行和列的矩陣形式并分組成包括N個像素的像素單位的多個像素，其中N>1，每個列包括來自至少兩個像素單位的像素，所述多個像素的每個被構造成感測光并將像素信號輸出到多根讀出線中的一根，所述多根讀出線的每根與所述像素單位中對應像素單位的像素連接；每個讀出單元與所述多根讀出線中對應的讀出線連接并被構造成對向其輸出的像素信號進行模擬數(shù)字轉(zhuǎn)換。所述方法可以包括通過向與對應行的像素連接的掃描線施加掃描脈沖來選擇用于讀出的像素。上述選擇用于讀出的像素不依賴于向與像素的列連接的線施加任意脈沖。
[0032]根據(jù)本公開的另一種示例性說明，一種成像元件可以包括像素區(qū)域，所述像素區(qū)域包括配置成行和列并分組成包括N個像素的像素單位的多個像素。N可以大于1，每個列可以包括來自至少兩個像素單位的像素，所述多個像素的每個可以被構造成感測光并當被選擇用于讀出時將像素信號輸出到多根讀出線中的一根，所述多根讀出線的每根與所述像素單位中對應像素單位的像素連接。所述成像元件可以包括掃描單元，所述掃描單元在列方向上延伸并被構造成通過向與對應行的像素連接的掃描線施加掃描脈沖來選擇用于讀出的像素。所述成像元件可以包括多個讀出單元，每個讀出單元與所述多根讀出線中對應的讀出線連接并被構造成對向其輸出的像素信號進行模擬數(shù)字轉(zhuǎn)換。每個掃描脈沖可以獨立于任意其他選擇信號來選擇與向其施加各個掃描脈沖的所述掃描線連接的用于讀出的像素。
[0033][發(fā)明的有益效果]
[0034]根據(jù)本公開的實施方案，可以實現(xiàn)小型化、成本的降低和像素之間特性的均勻性。
【附圖說明】
[0035]圖1是由上基板和下基板構成的現(xiàn)有技術中的CIS的概念圖。
[0036]圖2A是示出了圖1中的CIS的上基板的構成例的框圖。
[0037]圖2B是示出了圖1中的CIS的下基板的構成例的框圖。
[0038]圖3是示出了 ADC的構成例的框圖。
[0039]圖4是示出了圖2A的各像素塊中的像素的掃描順序的圖。
[0040]圖5是示出了其中執(zhí)行圖4中的掃描順序的像素的構成例的圖。
[0041]圖6A是示出了本公開適用的CIS的上基板的構成例的框圖。
[0042]圖6B是示出了本公開適用的CIS的下基板的構成例的框圖。
[0043]圖7是示出了圖6A的各像素塊中的像素的掃描順序的圖。
[0044]圖8是示出了圖6A的各像素塊中的像素的掃描順序的圖。
[0045]圖9是