910、一個或多個總線控制器單元916的集合的處理器900,但是 虛線框的任選添加示出了具有多個核心902A-N、系統(tǒng)代理單元910中的一個或多個集成存 儲器控制器單元914的集合和專用邏輯908的可選處理器900。
[0095] 因此，處理器900的不同實現(xiàn)方式可以包括：1)CPU，其具有作為集成圖形和/或科 學(xué)（吞吐）邏輯（其可以包括一個或多個核心）的專用邏輯908,以及作為一個或多個通 用核心（例如，通用有序核心、通用亂序核心、兩者的組合）的核心902A-N;2)協(xié)處理器，其 具有作為主要用于圖形和/或科學(xué)（吞吐）的大量專用核心的核心902A-N;以及3)協(xié)處 理器，其具有作為大量通用有序核心的核心902A-N。因此，處理器900可以是通用處理器、 協(xié)處理器或?qū)Ｓ锰幚砥?，諸如例如，網(wǎng)絡(luò)或通信處理器、壓縮引擎、圖形處理器、GPGPU(通用 圖形處理單元）、高吞吐量多集成核心（MIC)協(xié)處理器（包括30個或更多個核心）、嵌入式 處理器等等。所述處理器可在一個或多個芯片上實現(xiàn)。處理器900可以是使用諸如例如 BiCMOS、CMOS或NM0S的多種處理技術(shù)中的任一種的一個或多個襯底的一部分和/或可以 在使用諸如例如BiCMOS、CMOS或NM0S的多種處理技術(shù)中的任一種的一個或多個襯底上被 實現(xiàn)。
[0096] 存儲器分級包括在核心內(nèi)的一級或多級高速緩存、一組或一個或多個共享高速緩 存單元906、以及與一組集成存儲器控制器單元914耦合的外部存儲器（未示出）。一組共 享高速緩存單元906可以包括一個或多個中級高速緩存，諸如二級（L2)、三級（L3)、四級 (L4)、或其他級的高速緩存、最后一級高速緩存（LLC)、和/或其組合。雖然在一個實施例中 基于環(huán)的互連單元912將集成圖形邏輯908、一組共享高速緩存單元906、和系統(tǒng)代理單元 910/集成存儲器控制器單元914互連，但是可替代的實施例可以使用用于將這些單元互連 的任意數(shù)量的公知技術(shù)。在一個實施例中，在一個或多個高速緩存單元906和核心902A-N 之間保持一致性。
[0097] 在一些實施例中，核心902A-N中的一個或多個能夠是多線程的。系統(tǒng)代理910 包括協(xié)調(diào)和操作核心902A-N的那些部件。系統(tǒng)代理單元910可以包括例如功率控制單元 (P⑶）和顯示單元。P⑶可以為或者可以包括調(diào)節(jié)核心902A-N和集成圖形邏輯908的功率 狀態(tài)所需的邏輯和部件。顯示單元用于驅(qū)動一個或多個在外部連接的顯示器。
[0098] 從體系結(jié)構(gòu)指令集方面看，核心902A-N可以是同質(zhì)的或異質(zhì)的；也即，核心 902A-N中的兩個或更多個能夠執(zhí)行相同的指令集，而其他核心能夠僅執(zhí)行該指令集的子集 或不同的指令集。
[0099] 示例性的計算機體系結(jié)構(gòu)
[0100] 圖10-圖13是示例性的計算機體系結(jié)構(gòu)的框圖。本領(lǐng)域公知的用于膝上型計算 機、臺式計算機、手持式PC、個人數(shù)字助理、工程工作站、服務(wù)器、網(wǎng)絡(luò)設(shè)備、網(wǎng)絡(luò)集線器、交 換機、嵌入式處理器、數(shù)字信號處理器OSP)、圖形設(shè)備、視頻游戲設(shè)備、機頂盒、微控制器、 行動電話、便攜式媒體播放器、手持式設(shè)備、以及其他各種電子設(shè)備的其它系統(tǒng)設(shè)計和構(gòu)造 也是適用的。一般地，能夠包含如本文所公開的處理器和/或其他執(zhí)行邏輯的各式各樣的 系統(tǒng)或電子設(shè)備通常是適用的。
[0101] 現(xiàn)在參考圖10,示出了根據(jù)本發(fā)明的一個實施例的系統(tǒng)1000的框圖。系統(tǒng)1000可 以包括一個或多個處理器1010、1015,處理器1010、1015與控制器集線器1020耦合。在一 個實施例中，控制器集線器1020包括圖形存儲器控制器集線器（GMCH) 1090和輸入/輸出 集線器（I0H) 1050 (其可以在單獨的芯片上）；GMCH1090包括耦合的存儲器1040和協(xié)處理 器1045的存儲器和圖形控制器；I0H1050將輸入/輸出（I/O)設(shè)備1060與GMCH1090耦 合?？商娲?，存儲器和圖形控制器中的一個或兩者集成在處理器內(nèi)（如本文所描述的）， 在具有I0H1050的單個芯片中，存儲器1040和協(xié)處理器1045直接與處理器1010和控制 器集線器1020耦合。
[0102] 在圖10中通過折線表示附加的處理器1015的任選本質(zhì)。每個處理器1010、1015 可以包括本文所描述的處理器核心中的一個或多個并且可以是某個版本的處理器900。
[0103] 存儲器1040可以是例如動態(tài)隨機存取存儲器（DRAM)、相變存儲器（PCM)、或兩者 的組合。對于至少一個實施例，控制器集線器1020經(jīng)由諸如前端總線（FSB)的多點下傳總 線、諸如快速路徑互連（QPI)的點對點接口、或類似的連接1095來與處理器1010U015通 信。
[0104] 在一個實施例中，協(xié)處理器1045是專用處理器，諸如例如高吞吐量MIC處理器、網(wǎng) 絡(luò)或通信處理器、壓縮引擎、圖形處理器、GPGPU、嵌入式處理器等。在一個實施例中，控制器 集線器1020可以包括集成圖形加速器。
[0105] 從包括體系結(jié)構(gòu)、微體系結(jié)構(gòu)、熱、功耗特性等利弊的度量范圍方面看，在物理資 源1010、1015之間可能存在多種差別。
[0106] 在一個實施例中，處理器1010執(zhí)行控制通用類型的數(shù)據(jù)處理操作的指令。嵌入在 指令內(nèi)的可以是協(xié)處理器指令。處理器1010將這些協(xié)處理器指令識別為應(yīng)當(dāng)由附接的協(xié) 處理器1045執(zhí)行的類型。因此，處理器1010在協(xié)處理器總線或其他互連上將這些協(xié)處理 器指令（或者表示協(xié)處理器指令的控制信號）發(fā)射到協(xié)處理器1045。協(xié)處理器1045接受 并執(zhí)行接收到的協(xié)處理器指令。
[0107] 現(xiàn)在參考圖11，示出了根據(jù)本發(fā)明的實施例的第一更具體的示例性系統(tǒng)1100的 框圖。如圖11所示，多處理器系統(tǒng)1100是點對點互連系統(tǒng)，并且包括經(jīng)由點對點互連1150 耦合的第一處理器1170和第二處理器1180。處理器1170和1180中的每一個可以是某個 版本的處理器900。在本發(fā)明的一個實施例中，處理器1170和1180分別是處理器1010和 1015,而協(xié)處理器1138是協(xié)處理器1045。在另一實施例中，處理器1170和1180分別是處 理器1010和協(xié)處理器1045。
[0108] 所示出的處理器1170和1180分別包括集成存儲器控制器（MC)單元1172和 1182。處理器1170還包括作為其總線控制器單元的部分的點對點（P-P)接口 1176和1178 的部分；類似地，第二處理器1180包括P-P接口 1186和1188。處理器1170、1180可以使用 P-P接口電路1178、1188經(jīng)由點對點（P-P)接口 1150交換信息。如圖11所示，頂C1172 和1182將處理器與相應(yīng)的存儲器，即存儲器1132和存儲器1134耦合，相應(yīng)的存儲器可以 是本地附接到相應(yīng)的處理器上的主存儲器的部分。
[0109] 處理器1170、1180的每一個可以使用點對點接口電路1176、1194、1186、1198經(jīng)由 各自的P-P接口 1152U154與芯片組1190交換信息。芯片組1190可以任選地經(jīng)由高性能 接口 1139與協(xié)處理器1138交換信息。在一個實施例中，協(xié)處理器1138是專用處理器，諸 如例如，高吞吐量MIC處理器、網(wǎng)絡(luò)或通信處理器、壓縮引擎、圖形處理器、GPGPU、嵌入式處 理器等。
[0110] 共享高速緩存（未示出）可以被包括在任一處理器內(nèi)或者在兩個處理器之外，而 仍經(jīng)由P-P互連與處理器連接，使得如果處理器被置于低功率模式下，則任意一個或兩個 處理器的本地高速緩存信息可以存儲在共享高速緩存中。
[0111] 芯片集1190可以經(jīng)由接口 1196與第一總線1116耦合。在一個實施例中，第一 總線1116可以是外圍組件互連（PCI)總線、或諸如快速PCI總線或另一第三代I/O互連總 線的總線，但是本發(fā)明的范圍不限于此。
[0112] 如圖11所不，各種I/O設(shè)備1114可以親合到第一總線1116,連同將第一總線1116 與第二總線1120耦合的總線橋1118。在一個實施例中，諸如協(xié)處理器、高吞吐量MIC處理 器、GPGPU、加速器（諸如例如，圖形加速器或數(shù)字信號處理器（DSP)單元）、現(xiàn)場可編程門陣 列、或任何其他處理器的一個或多個附加處理器1115與第一總線1116耦合。在一個實施 例中，第二總線1120可以是低引腳計數(shù)（LPC)總線。在一個實施例中，各種設(shè)備可以與第 二總線1120耦合，所述各種設(shè)備包括例如鍵盤和/或鼠標(biāo)1122、通信設(shè)備1127和存儲單元 1128,存儲單元例如可以包括指令/代碼以及數(shù)據(jù)1130的磁盤驅(qū)動器或其他大容量存儲設(shè) 備。此外，音頻I/O1124可以與第二總線1120耦合。注意的是，其他體系結(jié)構(gòu)是可能的。 例如，除了圖11的點對點體系結(jié)構(gòu)之外，系統(tǒng)可以實現(xiàn)多點總線或其他這樣的體系結(jié)構(gòu)。
[0113] 現(xiàn)在參考圖12,示出了根據(jù)本發(fā)明的實施例的第二更具體的示例性系統(tǒng)1200的 框圖。在圖11和圖12中相似的元件承載相似的附圖標(biāo)記，并且在圖12中省略了圖11中 的一些方面，以免使圖12的其他方面不清晰。
[0114] 圖12示出了處理器1170U180分別可以包括集成存儲器和I/O控制邏輯 ("CL") 1172和1182。因此，CL1172、1182包括集成存儲器控制器單元并且包括I/O控制 邏輯。圖12不僅示出了存儲器1132U134耦合到CL1172、1182,而且I/O設(shè)備1214還與 控制邏輯1172、1182耦合。遺留I/O設(shè)備1215與芯片組1190耦合。
[0115] 現(xiàn)在參考圖13,示出了根據(jù)本發(fā)明的實施例的SoC1300的框圖。在圖9中相似的 元件承載相似的附圖標(biāo)記。而且，虛線框是更先進的SoC的任選特征。在圖13中，互連單 元1302與如下耦合：應(yīng)用處理器1310,其包括一個或多個核心902A-N的集合和共享高速 緩存單元906 ;系統(tǒng)代理單元910 ;總線控制器單元916 ;集成存儲器控制器單元914 ;一個 或多個協(xié)處理器1320的集合，其可以包括集成圖形邏輯、圖像處理器、音頻處理器、和視頻 處理器；靜態(tài)隨機存取存儲器（SRAM)單元1330 ;直接存儲器存取（DMA)單元1332 ;以及顯 示單元1340,其用于與一個或多個外部顯示器耦合。在一個實施例中，協(xié)處理器1320包括 專用處理器，諸如例如，網(wǎng)絡(luò)或通信處理器、壓縮引擎、GPGPU、高吞吐量MIC處理器、嵌入 式處理器等。
[0116] 本文所公開的機制的實施例可以通過硬件、軟件、固件或這樣的實現(xiàn)方法的組合 來實現(xiàn)。本發(fā)明的實施例可以實現(xiàn)為在包括至少一個處理器、存儲系統(tǒng)（包括易失性的和 非易失性的存儲器和/或存儲元件）、至少一個輸入設(shè)備、和至少一個輸出設(shè)備的可編程系 統(tǒng)上執(zhí)行的計算機程序或程序代碼。
[0117] 諸如圖11所示的代碼113