国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種信號輸出裝置、板卡和方法

      文檔序號:9420886閱讀:369來源:國知局
      一種信號輸出裝置、板卡和方法
      【技術(shù)領(lǐng)域】
      [0001]本發(fā)明涉及無線通信技術(shù)領(lǐng)域,尤其涉及一種信號輸出裝置、板卡和方法。
      【背景技術(shù)】
      [0002]隨著無線通信網(wǎng)絡(luò)在拓?fù)浣Y(jié)構(gòu)、用戶容量、接入技術(shù)、數(shù)據(jù)吞吐率等方面的發(fā)展,如何利用有限的設(shè)備、有限的天線端口,來驗(yàn)證一個(gè)新型小區(qū)、一座基站、乃至整個(gè)協(xié)作網(wǎng)絡(luò)在極限容量條件下的穩(wěn)定性,成為測試領(lǐng)域內(nèi)亟待解決的問題。
      [0003]實(shí)際應(yīng)用中,可以通過用戶設(shè)備(英文:User Equipment,簡稱:UE)模擬設(shè)備對網(wǎng)絡(luò)側(cè)設(shè)備(如基站等)在極限容量條件下的穩(wěn)定性進(jìn)行測試。UE模擬設(shè)備采用“數(shù)字信號處理器(英文-Digital Signal Processor,簡稱:DSP) +現(xiàn)場可編程門陣列(英文:Field—Programmable Gate Array,簡稱:FPGA) ”的架構(gòu),可以生成大量的UE信號,并通過線纜或者空口輸出。但在空口輸出UE信號時(shí),由于UE模擬設(shè)備的天線有限,其數(shù)量一般在幾個(gè)或十幾個(gè)左右,而模擬的UE信號的數(shù)量可能會達(dá)到上百、上千甚至上萬,因此在模擬的UE信號的數(shù)量遠(yuǎn)多于UE模擬設(shè)備的天線的數(shù)量時(shí),勢必要把一部分的UE信號進(jìn)行合并,再把合并后的UE信號通過同一根天線發(fā)送。由于模擬的UE信號一般為數(shù)字信號,在大量的UE信號合并時(shí),由于大功率UE信號量化時(shí)的量化誤差較大,不可避免地將出現(xiàn)大功率UE信號的量化誤差覆蓋小功率UE信號的問題,造成小功率UE信號的失真,從而導(dǎo)致小功率UE信號在網(wǎng)絡(luò)側(cè)設(shè)備上的解碼失敗,進(jìn)而導(dǎo)致相應(yīng)的UE無法與網(wǎng)絡(luò)側(cè)設(shè)備通信,影響網(wǎng)絡(luò)側(cè)設(shè)備在極限容量下的穩(wěn)定性的測試準(zhǔn)確度。
      [0004]因此,需要一種能夠無失真地從空口輸出UE信號的測試設(shè)備和方法。

      【發(fā)明內(nèi)容】

      [0005]本發(fā)明實(shí)施例提供一種信號輸出裝置、板卡和方法,用以解決現(xiàn)有設(shè)備從空口輸出UE信號時(shí)有部分UE信號失真的問題。
      [0006]第一方面,本發(fā)明實(shí)施例提供了一種信號輸出裝置,包括:
      [0007]UE虛擬模塊,用于生成多個(gè)UE基帶信號;
      [0008]信道模擬模塊,用于對所述UE虛擬模塊生成的多個(gè)UE基帶信號分別添加射頻特征,得到多個(gè)UE特征信號;
      [0009]射頻模塊,所述射頻模塊包括N個(gè)射頻單元;
      [0010]信號分組轉(zhuǎn)換模塊,用于根據(jù)所述信道模擬模塊得到的多個(gè)UE特征信號,生成N個(gè)信號組,其中每個(gè)信號組由多個(gè)UE特征信號中的至少一個(gè)構(gòu)成,且N個(gè)信號組構(gòu)成的UE特征信號集合與所述信道模擬模塊得到的多個(gè)UE特征信號構(gòu)成的集合相同;分別對N個(gè)信號組中包括的UE特征信號進(jìn)行合并,并將合并得到的N個(gè)合并信號分別綁定到所述射頻模塊包括的N個(gè)射頻單元上;
      [0011]其中,每個(gè)信號組內(nèi)包括的UE特征信號在設(shè)定的功率識別時(shí)長內(nèi)的峰值功率之和與平均功率之和的比值不大于設(shè)定的峰值平均功率比PAPR閾值;
      [0012]所述射頻模塊,用于將所述信號分組轉(zhuǎn)換模塊綁定到N個(gè)射頻單元上的合并信號分別通過N個(gè)射頻單元連接的天線輸出。
      [0013]結(jié)合第一方面,在第一方面的第一種可能的實(shí)現(xiàn)方式中,所述信號分組轉(zhuǎn)換模塊,具體用于:
      [0014]根據(jù)所述信道模擬模塊得到的多個(gè)UE特征信號,生成M個(gè)第一信號組,其中每個(gè)第一信號組由多個(gè)UE特征信號中的至少一個(gè)構(gòu)成,且M個(gè)第一信號組構(gòu)成的UE特征信號集合與所述信道模擬模塊得到的多個(gè)UE特征信號構(gòu)成的集合相同;
      [0015]所述M為所述裝置中包括的射頻單元組的數(shù)量,每個(gè)射頻單元組包括至少一個(gè)射頻單元;
      [0016]將生成的不同第一信號組綁定到不同的射頻單元組,并針對每個(gè)射頻單元組分別執(zhí)行:
      [0017]根據(jù)設(shè)置的功率識別時(shí)長、PAPR閾值、以及該射頻單元組包括的射頻單元的數(shù)量n,將綁定到該射頻單元組的第一信號組中包括的UE特征信號劃分成η個(gè)第二信號組,使得任一個(gè)第二信號組內(nèi)包括的UE特征信號在所述功率識別時(shí)長內(nèi)的峰值功率之和與平均功率之和的比值不大于所述PAPR閾值;
      [0018]分別對劃分得到的η個(gè)第二信號組中包括的UE特征信號進(jìn)行合并,并將合并得到的η個(gè)合并信號綁定到該射頻單元組包括的η個(gè)射頻單元上;
      [0019]其中,針對不同射頻單元組分別得到的η個(gè)第二信號組的數(shù)量之和,為所述N個(gè)信號組。
      [0020]結(jié)合第一方面,在第一方面的第二種可能的實(shí)現(xiàn)方式中,所述UE虛擬模塊包括:
      [0021]CPU,用于生成多個(gè)UE基帶信號;
      [0022]DSP和/或FPGA,用于加速生成多個(gè)UE基帶信號。
      [0023]結(jié)合第一方面和第一方面的第一種至第二種可能的實(shí)現(xiàn)方式中的任意一種,在第一方面的第三種可能的實(shí)現(xiàn)方式中,所述UE虛擬模塊,具體用于:
      [0024]根據(jù)設(shè)置的業(yè)務(wù)模型或所述裝置安裝的應(yīng)用APP,生成多個(gè)UE物理層信號;
      [0025]對生成的每個(gè)所述UE物理層信號進(jìn)行基帶處理,得到多個(gè)UE基帶信號。
      [0026]結(jié)合第一方面的第一種可能的實(shí)現(xiàn)方式,在第一方面的第四種可能的實(shí)現(xiàn)方式中,
      [0027]所述射頻模塊還包括射頻信號處理芯片;
      [0028]所述射頻信號處理芯片,用于將所述信號分組轉(zhuǎn)換模塊綁定到N個(gè)射頻單元上的N個(gè)合并信號分別處理成N個(gè)射頻信號;
      [0029]每個(gè)射頻單元組映射到一個(gè)天線端口,每個(gè)射頻單元連接一根物理天線;
      [0030]第一射頻單元,具體用于將所述射頻信號處理芯片對綁定到所述第一射頻單元上的合并信號處理得到的射頻信號,通過所述第一射頻單元連接的物理天線和所述第一射頻單元所屬的射頻單元組映射到的天線端口輸出。
      [0031]結(jié)合第一方面和第一方面的第一種至第四種可能的實(shí)現(xiàn)方式中的任意一種,在第一方面的第五種可能的實(shí)現(xiàn)方式中,第一射頻單元,具體用于:
      [0032]確定所述第一射頻單元的發(fā)射功率;
      [0033]將所述信號分組轉(zhuǎn)換模塊綁定到所述第一射頻單元上的合并信號基于確定的所述發(fā)射功率,通過所述第一射頻單元連接的天線輸出;
      [0034]所述發(fā)射功率為所述分組轉(zhuǎn)換模塊綁定到所述第一射頻單元上的合并信號中包括的UE特征信號的功率疊加。
      [0035]第二方面,本發(fā)明實(shí)施例提供了一種板卡,包括:
      [0036]處理器,用于生成多個(gè)UE基帶信號;對生成的多個(gè)UE基帶信號分別添加射頻特征,得到多個(gè)UE特征信號;
      [0037]射頻模塊,所述射頻模塊包括N根天線;
      [0038]所述處理器還用于,根據(jù)得到的多個(gè)UE特征信號,生成N個(gè)信號組,其中每個(gè)信號組由多個(gè)UE特征信號中的至少一個(gè)構(gòu)成,且N個(gè)信號組構(gòu)成的UE特征信號集合與得到的多個(gè)UE特征信號構(gòu)成的集合相同;分別對N個(gè)信號組中包括的UE特征信號進(jìn)行合并,并將合并得到的N個(gè)合并信號分別綁定到所述射頻模塊包括的N根天線上;
      [0039]其中,每個(gè)信號組內(nèi)包括的UE特征信號在設(shè)定的功率識別時(shí)長內(nèi)的峰值功率之和與平均功率之和的比值不大于設(shè)定的峰值平均功率比PAPR閾值;
      [0040]所述射頻模塊,用于將所述處理器綁定到N根天線上的合并信號分別通過N根天線輸出。
      [0041]結(jié)合第二方面,在第二方面的第一種可能的實(shí)現(xiàn)方式中,所述處理器具體用于:
      [0042]根據(jù)得到的多個(gè)UE特征信號,生成M個(gè)第一信號組,其中每個(gè)第一信號組由多個(gè)UE特征信號中的至少一個(gè)構(gòu)成,且M個(gè)第一信號組構(gòu)成的UE特征信號集合與得到的多個(gè)UE特征信號構(gòu)成的集合相同;
      [0043]所述M為所述射頻模塊中包括的天線組的數(shù)量,每個(gè)天線組包括至少一根天線;
      [0044]將生成的不同第一信號組綁定到不同的天線組,并針對每個(gè)天線組分別執(zhí)行:
      [0045]根據(jù)設(shè)置的功率識別時(shí)長、PAPR閾值、以及該天線組包括的天線的數(shù)量n,將綁定到該天線組的第一信號組中包括的UE特征信號劃分成η個(gè)第二信號組,使得任一個(gè)第二信號組內(nèi)包括的UE特征信號在所述功率識別時(shí)長內(nèi)的峰值功率之和與平均功率之和的比值不大于所述PAPR閾值;
      [0046]分別對劃分得到的η個(gè)第二信號組中包括的UE特征信號進(jìn)行合并,并將合并得到的η個(gè)合并信號綁定到該天線組包括的η根天線上;
      [0047]其中,針對不同天線組分別得到的η個(gè)第二信號組的數(shù)量之和,為所述N個(gè)信號組。
      [0048]結(jié)合第二方面,在第二方面的第二種可能的實(shí)現(xiàn)方式中,所述處理器包括:
      [0049]CPU,用于生成多個(gè)UE基帶信號;
      [0050]DSP和/或FPGA,用于加速生成多個(gè)UE基帶信號。
      [0051]結(jié)合第二方面和第二方面的第一種至第二種可能的實(shí)現(xiàn)方式中的任意一種,在第二方面的第三種可能的實(shí)現(xiàn)方式中,在生成多個(gè)UE基帶信號時(shí),所述處理器具體用于:
      [0052]根據(jù)設(shè)置的業(yè)務(wù)模型或所述處理器安裝的APP,生成多個(gè)UE物理層信號;
      [0053]對生成的每個(gè)所述UE物理層信號進(jìn)行基帶處理,得到多個(gè)UE基帶信號。
      [0054]結(jié)合第二方面的第一種可能的實(shí)現(xiàn)方式,在第二方面的第四種可能的實(shí)現(xiàn)方式中,
      [0055]所述射
      當(dāng)前第1頁1 2 3 4 5 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
      1