一種雙板卡系統(tǒng)的時(shí)間同步方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種時(shí)間同步方法，具體地說是一種雙板卡系統(tǒng)的時(shí)間同步方法，屬于電力系統(tǒng)自動(dòng)化技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]近年來國家電網(wǎng)公司正在全面建設(shè)堅(jiān)強(qiáng)的智能電網(wǎng)，即建設(shè)以特高壓電網(wǎng)為骨干網(wǎng)架、各級(jí)電網(wǎng)協(xié)調(diào)發(fā)展的堅(jiān)強(qiáng)電網(wǎng)，并實(shí)現(xiàn)電網(wǎng)的信息化、數(shù)字化、自動(dòng)化、互動(dòng)化。網(wǎng)絡(luò)智能節(jié)點(diǎn)的正常工作和作用的發(fā)揮，離不開統(tǒng)一的全網(wǎng)時(shí)間基準(zhǔn)。隨著智能變電站一次設(shè)備，二次設(shè)備等的全面智能的使用，對(duì)時(shí)間的精度和穩(wěn)定提出了更苛刻的要求。
[0003]隨著智能變電站的發(fā)展，站內(nèi)設(shè)備的集成度也越來越高，一些在數(shù)字化變電站中的一二次設(shè)備整合在了一起，發(fā)展成了智能一次設(shè)備；也有一些設(shè)備供應(yīng)商將功能單一且相關(guān)的二次設(shè)備整合在了一起，以雙主板雙系統(tǒng)甚至多主板多系統(tǒng)的形式存在；為了站內(nèi)工作人員的方便，一些站內(nèi)常用的工具也得到了功能的整合，例如智能變電站的仿真平臺(tái)與智能變電站調(diào)測系統(tǒng)。智能變電站的時(shí)間同步技術(shù)已日趨成熟，站內(nèi)各智能設(shè)備也可獲取較為準(zhǔn)確的時(shí)鐘源，但對(duì)于雙主板、雙系統(tǒng)的設(shè)備，如何實(shí)現(xiàn)一臺(tái)設(shè)備的兩個(gè)主板或兩套系統(tǒng)之間的時(shí)間同步，成為當(dāng)下亟待解決的問題。

【發(fā)明內(nèi)容】

[0004]為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明提供了一種雙板卡系統(tǒng)的時(shí)間同步方法，其能夠?qū)崿F(xiàn)智能變電站一臺(tái)設(shè)備的兩個(gè)主板或兩套系統(tǒng)的時(shí)間同步。
[0005]本發(fā)明解決其技術(shù)問題所采取的技術(shù)方案是:一種雙板卡系統(tǒng)的時(shí)間同步方法，所述雙板卡系統(tǒng)包括主備MCU，其特征是，包括以下步驟:
[0006]時(shí)鐘同步源的選擇:以各路IEEE 1588V2帶內(nèi)時(shí)鐘同步參考源發(fā)出的指示信息為基礎(chǔ)，同時(shí)以硬件的性能統(tǒng)計(jì)數(shù)據(jù)進(jìn)行輔助，最終選擇最優(yōu)的那路時(shí)鐘同步參考源為時(shí)鐘同步源；
[0007]時(shí)鐘同步源的時(shí)延補(bǔ)償:對(duì)IEEE 1588V2鏈路進(jìn)行時(shí)延補(bǔ)償；
[0008]系統(tǒng)時(shí)間同步消息的產(chǎn)生:獲取時(shí)間同步源信息并產(chǎn)生時(shí)間同步消息；
[0009]系統(tǒng)內(nèi)時(shí)間同步:將時(shí)間同步消息分發(fā)給各個(gè)單元進(jìn)行系統(tǒng)內(nèi)時(shí)間同步。
[0010]所述時(shí)鐘同步源的時(shí)延補(bǔ)償過程包括以下步驟:
[0011]測量IEEE 1588V2鏈路的上下行鏈路非對(duì)稱性時(shí)延的值；
[0012]當(dāng)非對(duì)稱性時(shí)延的值超出設(shè)定的同步偏差范圍時(shí)，則進(jìn)行非對(duì)稱性時(shí)延補(bǔ)償；否貝丨J，繼續(xù)IEEE 1588V2正常時(shí)間同步。
[0013]所述測量計(jì)算IEEE 1588V2鏈路的上下行鏈路非對(duì)稱性時(shí)延的值的過程包括以下步驟:
[0014]啟動(dòng)IEEE 1588V2時(shí)間同步計(jì)算；
[0015]第一次計(jì)算時(shí)間偏差，并根據(jù)所述IEEE 1588V2鏈路的上下行鏈路的實(shí)際時(shí)延對(duì)所述時(shí)間偏差進(jìn)行修正；
[0016]暫停時(shí)間偏差的計(jì)算和修正，并記錄IEEE 1588V2時(shí)間同步時(shí)間戳，所述時(shí)間戳包括:Sync報(bào)文發(fā)送的T1時(shí)間戳，Sync報(bào)文接收的的T2時(shí)間戳，Delay_req報(bào)文發(fā)送的T3時(shí)間戳，Delay_req報(bào)文接收的T4時(shí)間戳；
[0017]根據(jù)公式:D1-D2 = ((Τ2-Τ1)-(Τ4-Τ3))/2計(jì)算非對(duì)稱時(shí)延值，其中，D1為下行鏈路時(shí)延，D2為上行鏈路時(shí)延。
[0018]所述根據(jù)所述IEEE 1588V2鏈路的上下行鏈路的實(shí)際時(shí)延對(duì)所述時(shí)間偏差進(jìn)行修正的過程為:
[0019]IEEE 1588V2 協(xié)議中的時(shí)間偏差的計(jì)算公式為:0ffset = ((T2-T1)-(T4-T3))/2 ;
[0020]考慮所述IEEE 1588V2鏈路的上下行鏈路的實(shí)際時(shí)延的時(shí)間偏差的計(jì)算公式為:Offset = ((T2-T1)-(T4-T3))/2+ (D2-D1)/2 ；
[0021 ] 根據(jù)上述兩式，即可得到第一次修正時(shí)間偏差后的時(shí)間偏差為:0ff set=-(D2-Dl)/2 = (Dl-D2)/2o
[0022]所述系統(tǒng)時(shí)間同步消息產(chǎn)生的過程包括以下步驟:利用恒溫晶體振蕩器跟隨選定時(shí)鐘同步源輸出的參考PP1S信號(hào)；以參考PP1S信號(hào)上升沿為基準(zhǔn)，采用61.44MHz時(shí)鐘進(jìn)行計(jì)數(shù)，并測量61.44MHz時(shí)鐘產(chǎn)生本地PP1S信號(hào)與參考PP1S信號(hào)上升沿的相位計(jì)數(shù)差；通過滑窗算法進(jìn)行濾波使本地的PP1S信號(hào)與參考PP1S信號(hào)實(shí)現(xiàn)相位的動(dòng)態(tài)鎖定；產(chǎn)生由供系統(tǒng)內(nèi)的各個(gè)單元統(tǒng)一使用的時(shí)鐘和同步組成的時(shí)間同步消息。
[0023]在所述系統(tǒng)內(nèi)時(shí)間同步的過程中，將各個(gè)單元與系統(tǒng)MCU之間采用星型結(jié)構(gòu)連接，每個(gè)單元均設(shè)計(jì)一組同步碼流和同步時(shí)鐘且同時(shí)連接系統(tǒng)的主備MCU，主備MCU輸出的同步碼流和同步時(shí)鐘在系統(tǒng)背板上進(jìn)行線與邏輯處理確定主輸出MCU，只有主輸出MCU才能輸出同步碼流和同步時(shí)鐘，另一個(gè)MCU禁止輸出；主輸出MCU將合成后的時(shí)鐘和同步產(chǎn)生同步碼流與系統(tǒng)時(shí)鐘一起分發(fā)給系統(tǒng)內(nèi)的各個(gè)單元進(jìn)行時(shí)間同步，其中，主備MCU采用競爭的方式進(jìn)行線與邏輯處理確定出主輸出MCU。
[0024]所述系統(tǒng)內(nèi)時(shí)間同步的過程包括以下步驟:
[0025]第一步、主輸出MCU以組播的方式周期發(fā)送同步報(bào)文至系統(tǒng)內(nèi)的各個(gè)單元，系統(tǒng)內(nèi)的各個(gè)單元接收該同步報(bào)文并記錄其對(duì)應(yīng)的接收時(shí)間作為同步報(bào)文接收時(shí)間戳，然后主輸出MCU發(fā)送帶有發(fā)送時(shí)間戳的跟隨報(bào)文，系統(tǒng)內(nèi)的各個(gè)單元根據(jù)當(dāng)前測量的線路時(shí)延進(jìn)行時(shí)鐘校準(zhǔn)；
[0026]第二步、系統(tǒng)內(nèi)的各個(gè)單元向主輸出MCU發(fā)送延時(shí)請(qǐng)求報(bào)文并記錄其對(duì)應(yīng)的發(fā)送時(shí)間作為延遲測量發(fā)送時(shí)間戳，主輸出MCU接收并解析該延時(shí)請(qǐng)求報(bào)文后，向系統(tǒng)內(nèi)的各個(gè)單元回復(fù)延時(shí)答復(fù)報(bào)文，系統(tǒng)內(nèi)的各個(gè)單元在收到延時(shí)答復(fù)報(bào)文后記錄該報(bào)文帶有的延時(shí)請(qǐng)求報(bào)文的接收時(shí)間，作為延遲測量接收時(shí)間戳并更新線路時(shí)延值，并存儲(chǔ)在系統(tǒng)內(nèi)的各個(gè)單元中。
[0027]所述的發(fā)送時(shí)間戳是指帶有精確的同步報(bào)文的發(fā)送時(shí)間戳tMl [k]，其中k代表第k次時(shí)鐘同步過程；所述的時(shí)鐘校準(zhǔn)是指系統(tǒng)內(nèi)的各個(gè)單元利用最近測量的線路時(shí)延值，按照時(shí)間偏移量計(jì)算公式和頻率補(bǔ)償計(jì)算公式得到從時(shí)鐘與主時(shí)鐘之間的時(shí)間偏移量和頻率補(bǔ)償值，然后利用頻率補(bǔ)償值對(duì)從時(shí)鐘模塊進(jìn)行校正。
[0028]所述按照時(shí)間偏移量計(jì)算公式得到的時(shí)間偏移量Offset [k]=tSl [k]-tMl [k] _Delay_latest，其中:Delay_latest = Delay_new，初始值為 0，k 為第 k 次時(shí)鐘同步過程，不論該時(shí)鐘同步過程中是否進(jìn)行線路時(shí)延測量；
[0029]所述按照頻率補(bǔ)償計(jì)算公式得到的頻率補(bǔ)償值FreqCompValue [k]=(r [k]-r [k-1]-Offset [k]) / (y [k]-y [k_l])FreqCompValue [k_l]，其中:r [k]為從時(shí)鐘第 k次收到同步報(bào)文時(shí)所對(duì)應(yīng)的主時(shí)鐘系統(tǒng)時(shí)間，從時(shí)鐘根據(jù)測量的線路時(shí)延值對(duì)其值進(jìn)行估計(jì)，估計(jì)值為:r[k] = tMl [k] +Delay_latest ；y [k]為從時(shí)鐘第k次收到同步報(bào)文時(shí)的從時(shí)鐘系統(tǒng)時(shí)間，其值為:y[k] = tSl[k];頻率補(bǔ)償值初始值FreqCompValue[0]的取值取決于頻率補(bǔ)償時(shí)鐘中q和r的取值以及PLL的配置；
[0030]所述更新線路時(shí)延值Delay_new = ((tSl [k]-tMl [k]) + (tS2 [k] _tM2 [k]))/2，其中:k為第k次時(shí)鐘同步過程，且在該時(shí)鐘同步過程中進(jìn)行了線路時(shí)延測量，tSl[k]為同步報(bào)文接收時(shí)間戳，tMl[k]為第一步中所述同步報(bào)文發(fā)送時(shí)間戳，tS2[k]為延遲測量發(fā)送時(shí)間戳，tM2[k]為延遲測量接收時(shí)間戳。
[0031]本發(fā)明的有益效果如下:
[0032]本發(fā)明首先確定時(shí)鐘同步參考源，并對(duì)時(shí)鐘同步參考源進(jìn)行質(zhì)量評(píng)估從中選擇時(shí)鐘同步源，這樣不僅可以選擇合適的時(shí)鐘同步參考源，并且保證了獲取時(shí)鐘源的準(zhǔn)確性；然后獲取時(shí)間同步源信息并產(chǎn)生時(shí)間同步消息，充分利用時(shí)間同步源的長穩(wěn)特性和0CX0的短穩(wěn)特性，產(chǎn)生系統(tǒng)可用的高穩(wěn)時(shí)鐘和同步，供設(shè)備系統(tǒng)內(nèi)的各單元統(tǒng)一使用；最后將時(shí)間同步消息分發(fā)給各個(gè)單元進(jìn)行時(shí)間同步。本發(fā)明實(shí)現(xiàn)了對(duì)智能變電站一臺(tái)設(shè)備的兩個(gè)主板或兩套系統(tǒng)的時(shí)間同步，解決了現(xiàn)有雙主板雙系統(tǒng)設(shè)