集成相機(jī)模塊及其制造方法
【專利說明】集成相機(jī)模塊及其制造方法
[0001 ] 有關(guān)申請
本申請要求于2013年8月26日提交的編號為61/870,084的美國臨時申請的權(quán)益，并且該申請通過引用結(jié)合于本文中。
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及在移動設(shè)備(諸如蜂窩電話)上使用的相機(jī)模塊。
【背景技術(shù)】
[0003]本發(fā)明涉及用于通過減小移動相機(jī)系統(tǒng)的總體尺寸對移動相機(jī)系統(tǒng)進(jìn)行緊湊化(compact1n)的方法。更具體地，可以通過改進(jìn)連同移動相機(jī)設(shè)備一起使用的過時的LED封裝技術(shù)來獲得充裕的固定區(qū)域(real estate)。
[0004]多年以來，大量的研究和工作已經(jīng)被投入到減小圖像傳感器管芯的尺寸和它的封裝尺寸中。使用先進(jìn)的晶片級技術(shù)，制造商現(xiàn)在可以實現(xiàn)芯片級封裝，這意味著完整封裝的固定區(qū)域面積不再大于管芯自身。
[0005]同時，用作相機(jī)單元的閃光源(并且通常在閃光燈模式中用作閃光燈)的LED(發(fā)光二極管)單元仍然一直使用很久之前就過時的非常原始的封裝技術(shù)，并且其在現(xiàn)今的移動設(shè)備中沒有地方容納。典型地，LED單元是來自相機(jī)單元的單獨的部件，并且使用柔性PCB或其他連接器將LED單元連接到相機(jī)。這種配置不僅使用了過多空間，而且其還需要單獨的安裝結(jié)構(gòu)來彼此鄰近地固定這兩個單獨的部件以使得它們?nèi)缓罂梢员舜穗娺B接。
[0006]對于相機(jī)單元和用作用于相機(jī)單元的光源的LED單元兩者來說存在對于緊湊解決方案的需求。

【發(fā)明內(nèi)容】

[0007]前述問題和需要由一種相機(jī)模塊來解決，該相機(jī)模塊包括具有頂部表面和底部表面的導(dǎo)電硅的基片、傳感器設(shè)備和LED設(shè)備。該基片包括形成到基片的底部表面中并且具有上表面的第一凹處、從第一凹處的上表面延伸到基片的頂部表面的孔口，和形成到基片的頂部表面中并且具有下表面的第二凹處。所述傳感器設(shè)備包括至少一個光電檢測器、被至少部分地布置在第一凹處中、并且被安裝到第一凹處的上表面。所述LED設(shè)備包括至少一個發(fā)光二級管、被至少部分地布置在第二凹處中、并且被安裝到第二凹處的下表面。
[0008]—種形成相機(jī)模塊的方法包括提供具有頂部表面和底部表面的導(dǎo)電娃的基片，將第一凹處形成到基片的底部表面中，所述第一凹處具有上表面，形成從第一凹處的上表面延伸到基片的頂部表面的孔口，將第二凹處形成到基片的頂部表面中，該第二凹處具有下表面，將傳感器設(shè)備安裝到第一凹處的上表面，其中所述傳感器設(shè)備包括至少一個光電檢測器，以及將LED設(shè)備安裝到第二凹處的下表面，其中所述LED設(shè)備包括至少一個發(fā)光二級管。
[0009]通過審閱本說明書、權(quán)利要求和附圖，本發(fā)明的其他目標(biāo)和特征將變得顯而易見。
【附圖說明】
[0010]圖1-13是示出了在形成本發(fā)明的相機(jī)模塊方面的順序步驟的基片處理機(jī)(handler)的側(cè)面截面視圖。
[0011 ]圖14A-14C是示出了傳感器封裝的各種配置的側(cè)面截面視圖。
[0012]圖15A-15H是示出了本發(fā)明的相機(jī)模塊的變化的實施例的側(cè)面截面視圖。
[0013]圖16是圖示了用于處理和組合來自兩個圖像傳感器的不同圖像(一個低分辨率、一個高分辨率)以形成更高質(zhì)量的最終圖像的步驟的流程圖。
[0014]圖17是圖示了用于處理和組合來自兩個圖像傳感器的不同圖像以形成三維最終圖像的步驟的流程圖。
【具體實施方式】
[0015]本發(fā)明是相機(jī)模塊尺寸減小解決方案。通過在LED單元上使用晶片級技術(shù)并且還將LED單元和圖像傳感器管芯合并到單個處理機(jī)上，可以實現(xiàn)更大的空間節(jié)約和更好的電連接性，以及圖像傳感器和LED單元之間的更緊密的接近度和對準(zhǔn)。
[0016 ]相機(jī)模塊1的形成開始于導(dǎo)電硅基片(晶片)10，也被稱為處理機(jī)(hand 1 er )。這個基片10將被成形為用于LED管芯和圖像傳感器管芯的主基片。一層光致抗蝕劑12被沉積在硅基片10上(至少沉積在頂部表面和底部表面上)。光致抗蝕劑沉積方法可以是噴涂方法或任意另一種(多種)合適的沉積方法。光致抗蝕劑12被暴露并且使用本領(lǐng)域眾所周知的合適的光刻過程來蝕刻，以選擇性地去除光致抗蝕劑12的僅僅一部分，留下基片10的底部表面的被選擇的部分被暴露。各向異性干法蝕刻被應(yīng)用到硅基片的暴露的部分來將第一凹處14形成到硅基片10的底部表面中，導(dǎo)致圖1中的結(jié)構(gòu)。蝕刻劑可以是CF4、SF6、NF3、C12、CC12F2或任意其他合適的蝕刻劑。第一凹處可以具有斜的/錐形的側(cè)壁或如圖1中所示的垂直的側(cè)壁。
[0017 ]在光致抗蝕劑12 (例如通過使用硫酸、丙酮或本領(lǐng)域眾所周知的任意其他光致抗蝕劑剝離方法)被去除后，另一層光致抗蝕劑16被沉積在硅基片10上(至少沉積在頂部表面和底部表面(包括第一凹處14內(nèi)側(cè)的表面)上)。光致抗蝕劑沉積方法可以是噴涂方法或任意另一種(多種)合適的沉積方法。光致抗蝕劑16被暴露并且使用本領(lǐng)域眾所周知的合適的光刻過程來蝕刻，以選擇性地去除光致抗蝕劑16的部分，留下第一凹處14上方的基片10的頂部表面的一部分和第一凹處14的頂部表面的對應(yīng)部分被暴露。各向異性干法蝕刻被應(yīng)用到硅基片10的暴露的部分來形成孔口 18，其(從凹處頂部表面到基片頂部表面)貫穿基片10，如圖2中所圖示。蝕刻劑可以是0?4、3?6、即3、(:12、0:12?2或任意其他合適的蝕刻劑。優(yōu)選地，孔口 18的側(cè)向尺寸小于第一凹處14的側(cè)向尺寸，在第一凹處14和孔口 18的邊界處留下基片10的肩部20(即第一凹處14的上表面的一部分形成肩部20)。
[0018]在光致抗蝕劑16被去除后，另一層光致抗蝕劑22被沉積在硅基片10上(至少沉積在頂部基片表面和底部基片表面上、沉積在第一凹處14內(nèi)側(cè)、以及沉積在孔口 18內(nèi)側(cè))。光致抗蝕劑22被暴露并且使用本領(lǐng)域眾所周知的合適的光刻過程來蝕刻，以選擇性地去除光致抗蝕劑22的一部分，留下基片10的底部表面的一部分被暴露。各向異性干法蝕刻被應(yīng)用到硅基片10的暴露的部分，留下形成到基片10的底部表面中的第二凹處24，如圖3中所圖示。第二凹處24可以具有斜的/錐形的側(cè)壁或如圖3中所示的垂直的側(cè)壁。
[0019]在光致抗蝕劑22被去除后，另一層光致抗蝕劑26被沉積在硅基片10上(至少沉積在頂部基片表面和底部基片表面上、沉積在第一凹處14和第二凹處24內(nèi)側(cè)、以及沉積在孔口 18內(nèi)側(cè))。光致抗蝕劑26被暴露并且使用本領(lǐng)域眾所周知的合適的光刻過程來蝕刻，以選擇性地去除光致抗蝕劑26的一部分，留下基片10的頂部表面的一部分(在第二凹處24的對面)被暴露。各向異性干法蝕刻被應(yīng)用到硅基片10的暴露的部分，留下形成到基片10的頂部表面中的第三凹處28，如圖4中所圖示。第三凹處28可以具有垂直的側(cè)壁或如圖4中所示的斜的/錐形的側(cè)壁。
[0020]在光致抗蝕劑26被去除后，另一層光致抗蝕劑30被沉積在硅基片10上(至少沉積在頂部基片表面和底部基片表面上、沉積在凹處14、24、28內(nèi)側(cè)、以及沉積在孔口 18內(nèi)側(cè))。光致抗蝕劑30被暴露并且使用本領(lǐng)域眾所周知的合適的光刻過程來蝕刻，以選擇性地去除光致抗蝕劑26的一部分，留下第三凹處28的底部表面的一部分被暴露。各向異性干法蝕刻被應(yīng)用到硅基片10的暴露的部分，其向下延伸第三凹處28直到它遇到第二凹處24(在第二凹處24和第三凹處28相遇的情況下，導(dǎo)致第二肩部34—一即第三凹處28下表面的一部分形成肩部34)，如圖5中所示。
[0021]在光致抗蝕劑30被去除后，接下來形成多個VIA孔36，其貫穿基片10(即從基片10的頂部表面延伸到底部表面)?？梢酝ㄟ^激光、干法蝕刻、濕法蝕刻或本領(lǐng)域眾所周知的任意另一種(多種)合適的VIA孔形成方法來制成VIA孔36。優(yōu)選地，干法等離子蝕刻被用于形成VIA孔36 JIA孔36可以具有錐形的側(cè)壁(即漏斗形的孔)或如圖6中所示的垂直側(cè)壁。VIA孔36的數(shù)量和位置可以根據(jù)模塊的布局來變化，以及并不限于圖6中圖示的四個示范性VIA孔36。
[0022]一層介電材料38被形成在硅基片10的各種表面上(包括在孔36中和凹處14、24、28中)。例如，介電層38可以是噴涂的聚合物，或任意其他合適的介電材料(例如二氧化硅、氮化硅等)。一層導(dǎo)電材料40被形成在介電層38之上。導(dǎo)電層40可以是銅、鋁、導(dǎo)電聚合物和/或任意其他合適的(多種)導(dǎo)電材料。可以通過物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、電鍍或任意其他合適的(多種)沉積方法來沉積導(dǎo)電層。優(yōu)選地，導(dǎo)電層40是鈦的第一層和鋁的第二層，這兩者均通過物理氣相沉積(PVD)來沉積。如圖7中所示，VIA孔36被涂覆有導(dǎo)電材料40或完全被填滿導(dǎo)電材料40，以形成貫穿基片10的導(dǎo)電引線。可選地，第三凹處28的有角度的側(cè)壁反射器部分28a可以使它們的反射率通過在導(dǎo)電層40的該部分上的銀或任意其他合適的反射材料的附加層的沉積而增加。