視頻格式切換器及顯示裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及圖像處理技術領域，特別是涉及一種視頻格式切換器及顯示裝置。
【背景技術】
[0002]在圖像處理領域，通過圖像數(shù)據(jù)采集，在FPGA(Field — Programmable GateArray，現(xiàn)場可編程門陣列)中用DMA(Direct Memory Access，直接內(nèi)存存取)方式通過PCIE總線將采集到的數(shù)據(jù)傳送到顯存或者內(nèi)存，然后利用GPU(Graphics Processing Unit，視覺處理器)或者CPU(Central Processing Unit，中央處理器)對圖像數(shù)據(jù)進行處理后顯示，這種圖像處理方式使用得越來越普遍。而在這樣的處理方式中，常常用到顏色空間的轉換，有的轉換是為了與前端或者后端的IC匹配還原成相應的色彩，有的轉換是為了更好的利用帶寬。通常情況下，在這過程中處理的數(shù)據(jù)格式一般有16bit的Ycbcr(4:2:2)數(shù)據(jù)或者是24bi t的RGB (Red-Green-Blue，紅綠藍)數(shù)據(jù)等，Ycbcr是色彩空間的一種，通常會用于影片中的影像連續(xù)處理，或是數(shù)字攝影系統(tǒng)中。RGB與Ycbcr之間的轉換在這個過程中會被頻繁使用，而不同的視頻標準，轉換公式各不相同。
[0003]當從FPGA中DMA到內(nèi)存或者顯存的數(shù)據(jù)是24bitRGB格式時，優(yōu)點是:圖像數(shù)據(jù)到達顯存或者內(nèi)存中后，CPU或者GPU不用對圖像數(shù)據(jù)做復雜的算法處理，可以直接進行顯示;缺點是:在DMA的過程中，相比于16bit的Ycbcr數(shù)據(jù)，24bit的RGB數(shù)據(jù)占用更多的DDR(DoubleData Rate，雙倍速率同步動態(tài)隨機存儲器)帶寬和PCIE (Per ipheral ComponentInterface Express，總線和接口標準)帶寬。當從FPGA中DMA到內(nèi)存或者顯存的數(shù)據(jù)是1613；11:的￥01301'(4:2:2)格式時，優(yōu)點是:16bit的Ycbcr更加節(jié)約帶寬，可以為后續(xù)的設計增強可擴展性，例如增加“路數(shù)”；缺點是:由于顯示器一般情況下是RGB三色成像的，因此當圖像數(shù)據(jù)到達顯存或者內(nèi)存后，CPU或者GPU需要采用相應的算法對圖像數(shù)據(jù)進行Ycbcr到RGB格式的轉換，然后才進行顯示，增大了 GPU編程的復雜度。
[0004]另外，根據(jù)不同的視頻標準需求，RGB與Ycbcr之間的格式轉換公式也各不相同。在傳統(tǒng)的設計中，都是根據(jù)實際需要，在FPGA中僅對一種格式的圖像數(shù)據(jù)進行處理，然后DMA到顯存或者內(nèi)存中，進行顯示;如果數(shù)據(jù)接收端對視頻格式有不同的需求，F(xiàn)PGA數(shù)據(jù)處理端則必須根據(jù)相應的視頻標準修改格式轉換模塊，使其輸出所需格式的視頻數(shù)據(jù)，重新編譯程序以滿足后端需求。這樣的方法效率低，靈活性差。

【發(fā)明內(nèi)容】

[0005]基于此，有必要針對現(xiàn)有技術效率低，靈活性差的問題，提供一種視頻格式切換器及顯示裝置。
[0006]—種視頻格式切換器，包括:
[0007]分流模塊，第一格式轉換模塊，第二格式轉換模塊和選擇模塊；
[0008]所述分流模塊對信號源傳輸?shù)脑紨?shù)據(jù)流進行分流，得到第一格式的第一數(shù)據(jù)流、第二數(shù)據(jù)流和第三數(shù)據(jù)流；
[0009]所述第一格式轉換模塊將第一格式的第二數(shù)據(jù)流和第三數(shù)據(jù)流轉換為第二格式，然后，將第二格式的第三數(shù)據(jù)流和第二數(shù)據(jù)流分別輸出到第二格式轉換模塊和選擇模塊；
[0010]所述第二格式轉換模塊將第二格式的第三數(shù)據(jù)流轉換為第三格式，然后，將第一數(shù)據(jù)流輸出到選擇模塊；
[0011]所述選擇模塊根據(jù)接收到的控制信號，從所述第一格式的第一數(shù)據(jù)流、第二格式的第二數(shù)據(jù)流和第三格式的第三數(shù)據(jù)流中選擇一路數(shù)據(jù)流輸出。
[0012]一種基于所述視頻格式切換器的顯示裝置，還包括:
[0013]數(shù)據(jù)采集模塊，第三存儲模塊，控制模塊和顯示模塊；
[0014]所述數(shù)據(jù)采集模塊對所述選擇模塊輸出的數(shù)據(jù)流進行采樣，將采樣后的數(shù)據(jù)流存儲到所述第三存儲模塊，所述控制模塊控制所述第三存儲模塊將存儲的數(shù)據(jù)流發(fā)送到顯示模塊進行顯示。
[0015]上述視頻格式切換器及顯示裝置，通過對原始數(shù)據(jù)進行分流，得到三路數(shù)據(jù)流，第一路數(shù)據(jù)流保持原格式，第二路數(shù)據(jù)流轉換為第二格式，第三路數(shù)據(jù)流先轉換為第二格式，再轉換為第三格式;然后，再通過控制裝置控制選擇裝置從三路數(shù)據(jù)流中選擇一路輸出，從而輸出相應格式的數(shù)據(jù)，即在應用中可以實現(xiàn)數(shù)據(jù)格式的任意實時切換，格式轉換效率高，靈活性尚。
【附圖說明】
[0016]圖1為一個實施例的視頻格式切換器的結構示意圖；
[0017]圖2為一個實施例的第一格式轉換模塊的結構示意圖；
[0018]圖3為一個實施例的第二格式轉換模塊的結構示意圖；
[0019]圖4為另一個實施例的視頻格式切換器的結構示意圖；
[0020]圖5為一個實施例的顯示裝置的結構示意圖。
【具體實施方式】
[0021]下面結合附圖對本發(fā)明的視頻格式切換器及其顯示裝置的實施例進行描述。
[0022]圖1為一個實施例的視頻格式切換器的結構示意圖。如圖1所示，所述視頻格式切換器10可包括:
[0023]分流模塊110，第一格式轉換模塊120，第二格式轉換模塊130和選擇模塊140;
[0024]所述分流模塊110對信號源傳輸?shù)脑紨?shù)據(jù)流進行分流，得到第一格式的第一數(shù)據(jù)流、第二數(shù)據(jù)流和第三數(shù)據(jù)流；
[0025]所述第一格式轉換模塊120將第一格式的第二數(shù)據(jù)流和第三數(shù)據(jù)流轉換為第二格式，然后，將第二格式的第三數(shù)據(jù)流和第二數(shù)據(jù)流分別輸出到第二格式轉換模塊130和選擇模塊140;
[0026]所述第二格式轉換模塊130將第二格式的第三數(shù)據(jù)流轉換為第三格式，然后，將第一數(shù)據(jù)流輸出到選擇模塊140;
[0027]所述選擇模塊140根據(jù)接收到的控制信號從所述第一格式的第一數(shù)據(jù)流、第二格式的第二數(shù)據(jù)流和第三格式的第三數(shù)據(jù)流中選擇一路數(shù)據(jù)流輸出。
[0028]上述模塊以及下文所述的各個模塊可通過FPGA(Field — Programmable GateArray，現(xiàn)場可編程門陣列)實現(xiàn)，也可采用實體元件來實現(xiàn)。
[0029]當系統(tǒng)上電時，可預先將第一轉換系數(shù)和第一轉換公式寫入第一格式轉換模塊120，將第二轉換系數(shù)和第二轉換公式寫入第二格式轉換模塊130。進行格式轉換時，第一格式轉換模塊120和第二格式轉換模塊130可根據(jù)對應的格式轉換公式和轉換系數(shù)對相應的數(shù)據(jù)流進行格式轉換。
[0030]在一個實施例中，可將多組第一轉換系數(shù)寫入第一格式轉換模塊120。圖2示出了有多組第一轉換系數(shù)時所述第一格式轉換模塊120的一個實施例。如圖2所示，所述第一格式轉換模塊120可包括:
[0031]第一地址寄存器模塊1201，第一尋址模塊1202，第一存儲模塊1203和第一運算模塊I204;
[0032]所述第一尋址模塊1202讀取所述第一地址寄存器模塊1201中的第一地址，從所述第一地址對應的第一存儲模塊1203中讀取第一轉換系數(shù)，并將所述第一轉換系數(shù)發(fā)送到第一運算模塊1204;
[0033]在本步驟中，所述第一存儲模塊1203中可存儲多組第一轉換系數(shù)，可根據(jù)第一地址寄存器模塊1201中指示的首地址，讀出對應要用到的那一組的所有系數(shù)。例如，假設每組系數(shù)有12個，假如第一運算模塊1204運算的時候要用到第2組第一轉換系數(shù)，假設第2組第一轉換系數(shù)在第一存儲模塊1203中的存放地址為:地址12遞增到地址23，那么CPU可往第一