基于fpga的svac視頻編解碼芯片驗證裝置及方法
【專利摘要】本發(fā)明涉及一種基于FPGA的SVAC視頻編解碼芯片驗證裝置及方法，屬集成電路的仿真驗證領(lǐng)域。裝置包括PC機、顯示器和FPGA驗證平臺，PC機通過USB接口和串口與驗證平臺連接，顯示器通過DVI接口與驗證平臺連接。其方法步驟為：上電復位；下載SVAC編碼器硬件模塊；配置攝像頭模塊，輸出數(shù)字視頻碼流；SVAC編碼器進行硬件編碼；回送編碼碼流；檢驗結(jié)果是否正確；修改設計；下載SVAC解碼器；進行SVAC硬件解碼及格式轉(zhuǎn)換；送顯示器顯示。本發(fā)明使用方便，提高了仿真的效率和可靠性，設計容易移植到專用集成電路上，可大大縮短SVAC編解碼芯片的開發(fā)周期。
【專利說明】
基于FPGA的SVAC視頻編解碼芯片驗證裝置及方法
技術(shù)領(lǐng)域
:
[0001]本發(fā)明涉及一種基于FPGA的SVAC視頻編解碼芯片驗證裝置及方法，屬集成電路仿真驗證的技術(shù)領(lǐng)域。
【背景技術(shù)】
:
[0002]隨著人們經(jīng)濟條件的改善，安全防范意識不斷提高，視頻監(jiān)控系統(tǒng)以其直觀的特點受到人們的青睞，成為安防領(lǐng)域的重要組成部分，在保障人們?nèi)松碡斘锇踩矫嫫鸬搅瞬豢晒懒康淖饔?。民用視頻監(jiān)控系統(tǒng)數(shù)量迅速增長，視頻數(shù)據(jù)量增長迅速，這對視頻采集、視頻編碼、網(wǎng)絡傳輸、視頻存儲、圖像處理等提出了更高的技術(shù)要求。目前應用最廣泛的音視頻編解碼標準包括H.26x標準和MPEG系列標準。這兩個系列的音視頻編碼標準在相關(guān)產(chǎn)業(yè)長期處于壟斷地位。
[0003]SVAC(安全防范監(jiān)控數(shù)字視音頻編解碼技術(shù)標準)標準于2011年5月I日起實施，是我國具有自主知識產(chǎn)權(quán)的解決安全防范監(jiān)控行業(yè)獨特要求的技術(shù)標準。國家大力支持SVAC標準的推行，研究基于SVAC標準的視音頻編解碼芯片有利于推動國家標準的普及和利用，減少國外相關(guān)標準的各種專利制約，有利于推動我國安防行業(yè)和監(jiān)控市場自主化發(fā)展。

【發(fā)明內(nèi)容】

:
[0004]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種結(jié)構(gòu)簡單、成本低，基于FPGA的SVAC視頻編解碼芯片驗證裝置。
[0005]本發(fā)明還提供一種上述驗證裝置的工作方法。
[0006]本發(fā)明的技術(shù)方案如下:
[0007]一種基于FPGA的SVAC視頻編解碼芯片驗證裝置，包括PC機、顯示器和FPGA驗證平臺；
[0008]所述PC機通過USB接口和串口與FPGA驗證平臺連接、所述顯示器通過DVI接口與FPGA驗證平臺連接；
[0009]所述FPGA驗證平臺包括攝像頭、FPGAl、FPGA2、JTAG接口、串口、USB接口、DVI接口、DDR2SDRAM、FIFO存儲器、電平轉(zhuǎn)換模塊、USB接口芯片、格式轉(zhuǎn)換模塊、以及電源、復位模塊、時鐘模塊、FPGA配置芯片和LED及按鍵模塊。其中所述DDR2SDRAM包括DDR2 O、DDR2 1、DDR22、DDR2 3o
[0010]根據(jù)本發(fā)明優(yōu)選的，所述基于FPGA的SVAC視頻編解碼芯片驗證裝置，所述FPGA驗證平臺中各個部件的連接關(guān)系如下:
[0011]所述FPGAl通過USB接口芯片、USB接口與所述PC機相連；
[0012]所述FPGAl還通過電平轉(zhuǎn)換模塊和串口與所述PC機相連；
[0013]所述FPGAl通過1口與所述攝像頭相連；
[0014]所述FPGAl通過1口與DDR2 O和DDR2 I 相連；
[0015]所述FPGAl通過FIFO存儲器與所述FPGA2相連；
[0016]所述FPGA2通過格式轉(zhuǎn)換模塊和DVI接口與顯示器相連；
[0017]所述FPGA2通過1口與DDR22和DDR2 3相連；
[0018]所述復位模塊、FPGA配置芯片、JTAG接口分別與所述FPGAl相連;所述時鐘模塊分別與所述FPGAl和FPGA2相連;所述電源為所述FPGA驗證平臺供電。
[0019]本發(fā)明所述驗證裝置的工作原理如下:
[0020]所述攝像頭用于給所述FPGA驗證平臺提供穩(wěn)定的視頻源;所述FPGAl用于下載待驗證的SVAC視頻編碼芯片各模塊部分，DDR2控制器、攝像頭驅(qū)動也下載到FPGAl中，JTAG接口用于對FPGAl進行下載和調(diào)試;所述USB接口及串口用來跟PC機端進行通信，串口用于將視頻級別和圖像格式發(fā)送給FPGA驗證平臺，USB接口用于將SVAC編碼視頻碼流傳送給PC機端進行驗證;所述電平轉(zhuǎn)換模塊將FPGA輸出信號轉(zhuǎn)換為RS- 232電平。DDR2 O用于存儲原始視頻碼流，DDR21用于存儲在編碼過程中需要緩存的數(shù)據(jù)以及作為參考的重構(gòu)圖像。
[0021]FPGA配置芯片、復位模塊及JTAG接口用于對FPGAl和FPGA2進行下載配置及復位；時鐘模塊負責產(chǎn)生系統(tǒng)運行時FPGAI和FPGA2所需的時鐘信號。FIFO存儲器用于FPGAI與FPGA2間的數(shù)據(jù)緩沖。
[0022]FPGA2用于下載待驗證的SVAC視頻解碼芯片各模塊部分，DDR2控制器、視頻輸出單元也下載到FPGA2中，DDR2 3用于存儲視頻解碼中間數(shù)據(jù)，DDR2 2用于存儲解碼后視頻數(shù)據(jù)，供播放使用。格式轉(zhuǎn)換模塊將解碼后的視頻數(shù)據(jù)，及HSYNC、VSYNC和PCLK時序控制信號轉(zhuǎn)換后通過DVI接口送到顯示器進行顯示。
[0023]一種上述驗證裝置的工作方法，包括步驟如下:
[0024]I)在PC機上設置視頻檔次級別及圖像格式，并通過串口發(fā)送給FPGAl;根據(jù)編解碼器支持的視頻檔次和級別進行設置，檔次包括簡單檔次、主要檔次和高級檔次，級別包括2.0、2.1、4.0、4.2、5.0、5.2、6.0、6.2，圖像格式包括￥0304:0:0、￥0304:2:0、丫0304:2:2;
[0025]2)FPGA1配置攝像頭;使其輸出符合條件的視頻碼流；
[0026]3)FPGA1將原始視頻緩存在DDR2 O中，并將圖像的宏塊讀取到FPGAl中進行視頻編碼，在編碼過程中產(chǎn)生的數(shù)據(jù)及重構(gòu)圖像存儲在DDR2 I中；
[0027]4)將編碼碼流通過USB接口發(fā)送給PC機，與標準軟件編碼模型編碼結(jié)果進行對比，得出對比結(jié)果，查看視頻編碼效果:
[0028]如果編碼無誤，則進入步驟6)，否則進入步驟5);
[0029]5)根據(jù)對比結(jié)果找出編碼器設計中的問題，并進行改正，重復步驟I)到步驟5)直到完成驗證；
[0030]6)FPGA1將SVAC編碼視頻流送入到FIFO存儲器中；
[0031]7)FPGA2從FIFO存儲器中讀取視頻碼流，進行SVAC視頻解碼，解碼器與編碼器進行對稱的設計，DDR2 3用于存儲解碼過程中數(shù)據(jù)和圖像的緩存，解碼完成后的圖像信息存儲在DDR2 2中;
[0032]8)FPGA2從DDR2 2中讀取圖像信息，并生成HSYNC、VSYNC和PCLK時序控制信號發(fā)送給格式轉(zhuǎn)換模塊；
[0033]9)格式轉(zhuǎn)換模塊將視頻碼流符合DVI接口的數(shù)據(jù)，通過DVI接口送到顯示器顯示視頻信息；
[0034]10)對比解碼圖像與攝像頭輸出圖像，查看解碼結(jié)果:
[0035]如果解碼無誤，則驗證完成;如果解碼有誤，則進入步驟11);
[0036]11)根據(jù)解碼結(jié)果找出解碼器設計中的問題，并進行改正，重復步驟7)到步驟11)。
[0037]本發(fā)明的優(yōu)點在于:
[0038]本發(fā)明采用FPGA驗證平臺裝置及方法對SVAC編解碼芯片進行協(xié)同驗證，本發(fā)明使用方便，適用于多種不同應用環(huán)境，機其原理設計很容易移植到專用集成電路上，可大大縮短SVAC編解碼芯片的開發(fā)周期。
【附圖說明】
:
[0039]圖1本發(fā)明所述驗證裝置的結(jié)構(gòu)框圖；
[0040]其中1.DDR2 0，2.DDR2 I，3.電源，4.攝像頭，5.FPGAl，6.電平轉(zhuǎn)換模塊，7.串口，8.USB接P芯片，9.USB接P ,10.復位模塊,11.時鐘模塊,12.FPGA配置芯片,13.JTAG接P，14.LED及按鍵模塊,15.FIFO存儲器,16.FPGA2,17.格式轉(zhuǎn)換模塊，18.DVI接口，19.DDR2 3，20.DDR2 2，21.PC機，22.顯示器。
[0041 ]圖2本發(fā)明所述工作方法的流程圖。
【具體實施方式】
:
[0042]下面結(jié)合附圖和實施例對本發(fā)明做進一步說明，但不限于此。
[0043]如圖1、2所示。
[0044]實施例1、
[0045]一種基于FPGA的SVAC視頻編解碼芯片驗證裝置，包括PC機、顯示器和FPGA驗證平臺；
[0046]所述PC機21通過USB接口 9和串口 7與FPGA驗證平臺連接、所述顯示器22通過DVI接口 18與FPGA驗證平臺連接；
[0047]所述FPGA驗證平臺包括攝像頭3、FPGA1 5、FPGA2 16、JTAG接口 13、串口 7、USB接口
9、DVI接口 18、DDR2SDRAM、FIF0存儲器15、電平轉(zhuǎn)換模塊6、USB接口芯片8、格式轉(zhuǎn)換模塊17、以及電源3、復位模塊1、時鐘模塊11、FPGA配置芯片12和LED及按鍵模塊14。其中所述DDR2SDRAM包括DDR2 0、DDR2 1、DDR2 2、DDR2 3。
[0048]實施例2、
[0049]如實施例1所述的一種基于FPGA的SVAC視頻編解碼芯片驗證裝置，所述FPGA驗證平臺中各個部件的連接關(guān)系如下:
[0050]所述FPGAl 5通過USB接口芯片8、USB接口9與所述PC機21相連；
[0051]所述FPGAl 5還通過電平轉(zhuǎn)換模塊6和串口7與所述PC機21相連；
[0052]所述FPGAl 5通過1 口與所述攝像頭4相連；
[0053]所述FPGAl5通過1 口與DDR2 O I 和DDR2 I 2相連；
[0054]所述FPGAl 5通過FIFO存儲器15與所述FPGA2 16相連；
[0055]所述FPGA2 16通過格式轉(zhuǎn)換模塊17和DVI接口 18與顯示器22相連；
[0056]所述FPGA216通過1 口與DDR2 2 20和DDR2 3 19相連；
[0057]所述復位模塊10、FPGA配置芯片12、JTAG接口 13分別與所述FPGAl 5相連;所述時鐘模塊11分別與所述FPGAl 5和FPGA2 16相連;所述電源3為所述FPGA驗證平臺供電。
[0058]實施例2、
[0059]—種上述驗證裝置的工作方法，包括步驟如下:
[0060]I)在PC機21上設置視頻檔次級別及圖像格式，并通過串口 7發(fā)送給FPGA15;根據(jù)編解碼器支持的視頻檔次和級別進行設置，檔次包括簡單檔次、主要檔次和高級檔次，級別包括2.0、2.1、4.0、4.2、5.0、5.2、6.0、6.2，圖像格式包括丫030 4:0:0/4:2:0/4:2:2;
[0061 ] 2)FPGA1 5配置攝像頭4;使其輸出符合條件的視頻碼流；
[0062]3)FPGAI 5將原始視頻緩存在DDR2 O I中，并將圖像的宏塊讀取到FPGA15中進行視頻編碼，在編碼過程中產(chǎn)生的數(shù)據(jù)及重構(gòu)圖像存儲在DDR2 I 2中；
[0063]4)將編碼碼流通過USB接口 9發(fā)送給PC機21，與標準軟件編碼模型編碼結(jié)果進行對比，得出對比結(jié)果，查看視頻編碼效果:
[0064]如果編碼無誤，則進入步驟6)，否則進入步驟5);
[0065]5)根據(jù)對比結(jié)果找出編碼器設計中的問題，并進行改正，重復步驟I)到步驟5)直到完成驗證；
[0066]6)FPGA1 5將SVAC編碼視頻流送入到FIFO存儲器15中；
[0067]7)FPGA2 16從FIFO存儲器15中讀取視頻碼流，進行SVAC視頻解碼，解碼器與編碼器進行對稱的設計，DDR2 3 19用于存儲解碼過程中數(shù)據(jù)和圖像的緩存，解碼完成后的圖像信息存儲在DDR2 2 20中；
[0068]8)FPGA2 16從DDR2 2 20中讀取圖像信息，并生成HSYNC、VSYNC和PCLK時序控制信號發(fā)送給格式轉(zhuǎn)換模塊17;
[0069]9)格式轉(zhuǎn)換模塊17將視頻碼流符合DVI接口 18的數(shù)據(jù)，通過DVI接口 18送到顯示器22顯示視頻信息；
[0070]10)對比解碼圖像與攝像頭4輸出圖像，查看解碼結(jié)果:
[0071 ] 如果解碼無誤，則驗證完成;如果解碼有誤，則進入步驟11);
[0072]11)根據(jù)解碼結(jié)果找出解碼器設計中的問題，并進行改正，重復步驟7)到步驟11)。
【主權(quán)項】
1.一種基于FPGA的SVAC視頻編解碼芯片驗證裝置，其特征在于，該裝置包括PC機、顯示器和FPGA驗證平臺； 所述PC機通過USB接口和串口與FPGA驗證平臺連接、所述顯示器通過DVI接口與FPGA驗證平臺連接； 所述FPGA驗證平臺包括攝像頭、FPGA1、FPGA2、JTAG接口、串口、USB接口、DVI接口、DDR2SDRAM、FIFO存儲器、電平轉(zhuǎn)換模塊、USB接口芯片、格式轉(zhuǎn)換模塊、以及電源、復位模塊、時鐘模塊、FPGA配置芯片和LED及按鍵模塊。2.根據(jù)權(quán)利要求1所述的一種基于FPGA的SVAC視頻編解碼芯片驗證裝置，其特征在于，所述基于FPGA的SVAC視頻編解碼芯片驗證裝置，所述FPGA驗證平臺中各個部件的連接關(guān)系如下: 所述FPGAl通過USB接口芯片、USB接口與所述PC機相連； 所述FPGAl還通過電平轉(zhuǎn)換模塊和串口與所述PC機相連； 所述FPGAl通過1 口與所述攝像頭相連； 所述FPGAl通過1口與DDR2 O和DDR2 I相連； 所述FPGAl通過FIFO存儲器與所述FPGA2相連； 所述FPGA2通過格式轉(zhuǎn)換模塊和DVI接口與顯示器相連； 所述FPGA2通過1口與DDR2 2和DDR2 3相連； 所述復位模塊、FPGA配置芯片、JTAG接口分別與所述FPGAl相連;所述時鐘模塊分別與所述FPGAl和FPGA2相連;所述電源為所述FPGA驗證平臺供電。3.一種如權(quán)利要求1或2所述驗證裝置的工作方法，其特征在于，該方法包括步驟如下: 1)在PC機上設置視頻檔次級別及圖像格式，并通過串口發(fā)送給FPGAl; 2)FPGAI配置攝像頭； 3)FPGA1將原始視頻緩存在DDR2O中，并將圖像的宏塊讀取到FPGAl中進行視頻編碼，在編碼過程中產(chǎn)生的數(shù)據(jù)及重構(gòu)圖像存儲在DDR2 I中； 4)將編碼碼流通過USB接口發(fā)送給PC機，與標準軟件編碼模型編碼結(jié)果進行對比，得出對比結(jié)果，查看視頻編碼效果: 如果編碼無誤，則進入步驟6)，否則進入步驟5); 5)根據(jù)對比結(jié)果找出編碼器設計中的問題，并進行改正，重復步驟I)到步驟5)直到完成驗證； 6)FPGA1將SVAC編碼視頻流送入到FIFO存儲器中； 7)FPGA2從FIFO存儲器中讀取視頻碼流，進行SVAC視頻解碼，解碼器與編碼器進行對稱的設計，DDR2 3用于存儲解碼過程中數(shù)據(jù)和圖像的緩存，解碼完成后的圖像信息存儲在DDR2 2中; 8)FPGA2從DDR22中讀取圖像信息，并生成HSYNC、VSYNC和PCLK時序控制信號發(fā)送給格式轉(zhuǎn)換模塊； 9)格式轉(zhuǎn)換模塊將視頻碼流符合DVI接口的數(shù)據(jù)，通過DVI接口送到顯示器顯示視頻信息； 10)對比解碼圖像與攝像頭輸出圖像，查看解碼結(jié)果: 如果解碼無誤，則驗證完成;如果解碼有誤，則進入步驟11); 11)根據(jù)解碼結(jié)果找出解碼器設計中的問題，并進行改正，重復步驟7)到步驟11)。
【文檔編號】G06F17/50GK105915890SQ201610273489
【公開日】2016年8月31日
【申請日】2016年4月27日
【發(fā)明人】王祖強, 張春芳, 徐輝, 崔鳳玉, 李玲
【申請人】山東大學