提純式信號(hào)轉(zhuǎn)發(fā)器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種信號(hào)轉(zhuǎn)發(fā)器，具體地說(shuō)是一種提純式信號(hào)轉(zhuǎn)發(fā)器，屬于信號(hào)轉(zhuǎn)發(fā)器領(lǐng)域。
【背景技術(shù)】
[0002]提純式信號(hào)轉(zhuǎn)發(fā)器通過(guò)對(duì)衛(wèi)星導(dǎo)航射頻信號(hào)進(jìn)行采集、轉(zhuǎn)發(fā)、存儲(chǔ)和回放，確保在環(huán)境實(shí)驗(yàn)室、廠房、機(jī)(車(chē))庫(kù)、研宄室等非露天環(huán)境能夠進(jìn)行衛(wèi)星導(dǎo)航設(shè)備的功能、性能驗(yàn)證的設(shè)備。然而，目前傳動(dòng)的信號(hào)轉(zhuǎn)發(fā)器支持的信號(hào)較少，而且不能實(shí)現(xiàn)射頻信號(hào)的轉(zhuǎn)發(fā)、存儲(chǔ)和回放，同時(shí)產(chǎn)品驗(yàn)收和測(cè)試?yán)щy。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型的目的在于，設(shè)計(jì)了一種提純式信號(hào)轉(zhuǎn)發(fā)器，支持信號(hào)包括GPS LI，GL0NASS LI，BDS B1/B3四路射頻信號(hào)的轉(zhuǎn)發(fā)、存儲(chǔ)和回放，能夠單獨(dú)關(guān)閉/打開(kāi)某個(gè)頻點(diǎn)的信號(hào)，方便產(chǎn)品驗(yàn)收和測(cè)試。
[0004]本實(shí)用新型的技術(shù)方案為:
[0005]提純式信號(hào)轉(zhuǎn)發(fā)器，包括信號(hào)接收天線，所述接收天線與功分器信號(hào)連接，所述功分器與射頻芯片組電連接；所述接收天線還與時(shí)鐘電路連接；
[0006]所述射頻芯片組分別與時(shí)鐘電路及基帶部分連接；所述射頻芯片組至少包括分別與所述的功分器、時(shí)鐘電路與基帶部分電連接的GPS LI波段、GPS L2波段、GL0NASS、BD2BI波段、BD2 B2波段與BD2 B3波段中任意多種系統(tǒng)的射頻芯片，且并行設(shè)置；
[0007]所述基帶部分包括分別與所述的射頻芯片組及時(shí)鐘電路電連接的FPGA，與所述FPGA電連接的ARM處理器，以及分別與所述的ARM處理器電連接的SDRAM、閃存及接口(例如秒脈沖信號(hào)輸出接口、RS232串行數(shù)據(jù)接口、以及BUS接口等)；所述基帶部分，用于將射頻調(diào)制的數(shù)字信號(hào)，進(jìn)行信號(hào)處理，即依次進(jìn)行信號(hào)解擴(kuò)和信號(hào)解調(diào)；
[0008]所述基帶部分還包括下變頻部分、上變頻部分和發(fā)射天線；
[0009]所述下變頻部分包括混頻器和本振，采用5個(gè)MAX2769，分別接收BI，LI，GL0NASSLI和B3，L2/B2 ;所述混頻器采用UPC8172TB ;所述本振采用ADF4360-8。
[0010]所述上變頻部分，采用4路DA對(duì)4路存儲(chǔ)的中頻數(shù)據(jù)進(jìn)行量化，DA選用8_bit125MSPS雙路DAC變換器AD9709，混頻器采用AD8346，QPSK調(diào)制器，0.8GHz?2.5GHz采用QPSK產(chǎn)生BPSK的方式進(jìn)行一次上變頻到所需要的頻點(diǎn)，本振和下變頻部分統(tǒng)一采用ADF4360-7 芯片，350MHz ?1800MHz。
[0011]進(jìn)一步地，所述信號(hào)轉(zhuǎn)發(fā)器還設(shè)有接口控制部分，通過(guò)整機(jī)外圍按鍵對(duì)設(shè)備進(jìn)行功能控制。
[0012]進(jìn)一步地，所述信號(hào)轉(zhuǎn)發(fā)器還設(shè)有電源部分，輸出5V、12V電源，供給整機(jī)各部分使用。
[0013]進(jìn)一步地，所述信號(hào)轉(zhuǎn)發(fā)器還設(shè)有存儲(chǔ)部分，存儲(chǔ)記錄載體的衛(wèi)星信號(hào)狀況，并通過(guò)A/D轉(zhuǎn)換為數(shù)字信號(hào)后進(jìn)行存儲(chǔ)，存儲(chǔ)介質(zhì)采用2塊512M SATA2.0電子硬盤(pán)，具有抗震動(dòng)能力。
[0014]本實(shí)用新型的優(yōu)點(diǎn)在于:
[0015](I)實(shí)時(shí)提純轉(zhuǎn)發(fā)衛(wèi)星信號(hào)，能夠作為室內(nèi)測(cè)試、環(huán)境試驗(yàn)信號(hào)轉(zhuǎn)發(fā)；
[0016](2)同時(shí)轉(zhuǎn)發(fā)四路不同頻點(diǎn)衛(wèi)星信號(hào)，能夠進(jìn)行任意頻點(diǎn)的開(kāi)通和關(guān)閉；
[0017](3)存儲(chǔ)記錄載體的衛(wèi)星信號(hào)狀況，具有抗震動(dòng)能力；
[0018](4)輸出頻點(diǎn)可設(shè)定；
[0019](5)功率水平控制，輸出信號(hào)功率程控可衰減I?31dB，步進(jìn)IdB ；
[0020](6)內(nèi)置監(jiān)測(cè)接收機(jī)，實(shí)時(shí)對(duì)輸出信號(hào)進(jìn)行監(jiān)測(cè)。
[0021]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。
【附圖說(shuō)明】
[0022]圖1為本實(shí)用新型實(shí)施例的結(jié)構(gòu)示意圖；
[0023]圖中:1_接收天線、2-射頻芯片組、3-基帶部分、4-接□控制部分、5-電源部分、6-存儲(chǔ)部分、7-發(fā)射天線。
[0024]圖中的AP是ARM處理器，是整機(jī)的中控單元。可將數(shù)字信號(hào)進(jìn)行解析后使用硬盤(pán)進(jìn)行存儲(chǔ)并對(duì)屏幕及接口進(jìn)行控制。
【具體實(shí)施方式】
[0025]以下對(duì)本實(shí)用新型的優(yōu)選實(shí)施例進(jìn)行說(shuō)明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)施例僅用于說(shuō)明和解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
[0026]實(shí)施例1
[0027]如圖1所示，一種提純式信號(hào)轉(zhuǎn)發(fā)器，包括信號(hào)接收天線I，所述接收天線I與功分器(全稱(chēng)功率分配器，英文名Power divider)信號(hào)連接(天線可將衛(wèi)星信號(hào)接收，功分器可保證信號(hào)在無(wú)損失情況下分為兩路)，所述功分器與射頻芯片組2電連接(將天線接收到的信號(hào)傳遞給射頻芯片組)；所述接收天線I還與時(shí)鐘電路連接(未與天線I連接。與射頻部分連接，為射頻部分芯片提供時(shí)鐘)；所述功分器還與多頻多系統(tǒng)監(jiān)控板卡相連(為多頻多系統(tǒng)監(jiān)控板卡提供射頻信號(hào))；
[0028]所述射頻芯片組2分別與時(shí)鐘電路及基帶部分3連接(射頻芯片組將射頻信號(hào)下變頻處理轉(zhuǎn)換為中頻模擬信號(hào)，中頻模擬信號(hào)經(jīng)過(guò)AD處理，轉(zhuǎn)換為數(shù)字信號(hào))；所述射頻芯片組2至少包括分別與所述的功分器、時(shí)鐘電路與基帶部分3電連接的GPS LI波段、GPSL2波段、GL0NASS、BD2 BI波段、BD2 B2波段與BD2 B3波段中任意多種系統(tǒng)的射頻芯片，且并行設(shè)置(根據(jù)頻點(diǎn)不同分別進(jìn)行相應(yīng)的信號(hào)處理)；
[0029]所述基帶部分3包括分別與所述的射頻芯片組2及時(shí)鐘電路電連接的FPGA (將中頻信號(hào)進(jìn)行I/Q分路數(shù)字信號(hào)處理將接收到的信號(hào)噪聲濾除)，與所述FPGA電連接的ARM處理器(進(jìn)行碼環(huán)跟蹤控制等工作，控制FPGA進(jìn)行跟蹤捕獲)，以及分別與所述的ARM處理器電連接的SDRAM、閃存及接口(例如秒脈沖信號(hào)輸出接口、RS232串行數(shù)據(jù)接口、以及BUS接口等)(外設(shè)控制)；所述基帶部分3，用于將射頻調(diào)制的數(shù)字信號(hào)，進(jìn)行信號(hào)處理，即依次進(jìn)行信號(hào)解擴(kuò)和信號(hào)解調(diào)；
[0030]所述基帶部分3還包括下變頻部分(無(wú)下變頻部分)和上變頻部分(上變頻是將FPGA輸出的數(shù)字中頻信號(hào)進(jìn)行D/A處理，通過(guò)上變頻將中頻模擬信號(hào)變?yōu)樯漕l信號(hào)輸出)，所述上變頻部分依次通過(guò)合路器、可調(diào)衰減器與發(fā)射天線7 (合路器將各頻點(diǎn)不同信號(hào)進(jìn)行合路，可調(diào)衰減器對(duì)整體發(fā)射信號(hào)進(jìn)行調(diào)整控制，發(fā)射天線將射頻信號(hào)發(fā)射到空間范圍)；
[0031 ] 所述下變頻部分采用5個(gè)MAX2769，分別接收BI，LI，GL0NASS LI和B3，L2/B2(3個(gè)LI頻段，2個(gè)L2頻段)(通過(guò)不同配置，分別將5路信號(hào)進(jìn)行);所述混頻器采用UPC8172TB(將B3頻點(diǎn)射頻信號(hào)1268.42MHz混頻到1545MHz進(jìn)行處理)；所述本振采用ADF4360-8 (本振是為了將B3頻點(diǎn)信號(hào)混頻到1545而針對(duì)性選擇的一款晶振，通過(guò)測(cè)試此芯片可滿(mǎn)足使用需求)。
[0032]所述上變頻部分，采用4路DA對(duì)4路存儲(chǔ)的中頻數(shù)據(jù)進(jìn)行量化，DA選用8_bit125MSPS雙路DAC變換器AD9709 (將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào))，混頻器采用AD8346，QPSK調(diào)制器，0.8GHz?2.5GHz采用QPSK產(chǎn)生BPSK的方式進(jìn)行一次上變頻到所需要的頻點(diǎn)(滿(mǎn)足