40G雙收300pin光模塊裝置的制造方法
【技術領域】
[0001] 本實用新型設及光通信技術、網絡安全技術等領域，具體的說，是40G雙收3(K)pin 光模塊裝置。
【背景技術】
[0002] 現有40G傳輸網絡中采用標準收發(fā)一體化模塊(標準的30化in或QSFP收發(fā)一體 模塊)，如圖1所示，包括發(fā)送信號部分及接收信號部分，發(fā)送部分是高速射頻信號經過其中 一個串并轉換及時鐘恢復模塊（串并轉換電路6)完成信號的轉換，再經過射頻驅動器8完 成信號的再生放大，結合光源10發(fā)出的光信號，進入光調制器9,完成光信號的調制，最后 傳送。接收部分是光電接收機7先完成光信號到電信號的轉換，而后再把信號經過另一個 串并轉換及時鐘恢復模塊(串并轉換電路6)把數據送至高速射頻接口 1部分。而在網絡安 全領域中只需要接收40G廣信號，不要發(fā)送信號，僅使用到40G標準的30化in或QSFP收發(fā) 一體化模塊接收部分，該樣造成發(fā)送側部分閑置。網絡安全處理設備如果需要提高處理密 度，即同時接收處理多路數據，則需要多個標準的收發(fā)一體化模塊，造成多個模塊發(fā)送部分 閑置浪費。
[0003] 特別是傳統安全設備400G容量需要10個40G標準的30化in模塊或QSFP收發(fā)一 體模塊，該些模塊中的發(fā)送部分閑置，設備的端口密度大大降低。 【實用新型內容】
[0004] 本實用新型的目的在于設計出40G雙收3(K)pin光模塊裝置，為避免40G標準的 3(K)pin模塊或QSFP收發(fā)一體模塊的發(fā)送部分閑置浪費，而將標準收發(fā)一體模塊的發(fā)送信 號側進行再設計，而成的一種具有接收光信號的雙接收光模塊裝置，有效提高接收信號部 分的集成度，進而提高光模塊裝置接收信號的容量。
[0005] 本實用新型通過下述技術方案實現；40G雙收3(K)pin光模塊裝置，包括至少一個 光模塊，所述光模塊包括高速射頻接口、中央處理器、轉換及時鐘恢復電路、接收機，所述高 速射頻接口連接轉換及時鐘恢復電路，所述中央處理器連接高速射頻接口，所述中央處理 器連接接收機，所述接收機連接轉換及時鐘恢復電路，所述轉換及時鐘恢復電路為兩個。
[0006] 為更好的實現本實用新型，進一步的，能夠提高單個光模塊接收信號的容量，將接 收端口密度提高，特別采用下述設置結構；所述接收機包括第一光電接收機，所述第一光電 接收機連接任意一個轉換及時鐘恢復電路，且第一光電接收機連接中央處理器。
[0007] 為更好的實現本實用新型，進一步的，能夠提高單個光模塊接收信號的容量，將接 收端口密度提高，特別采用下述設置結構；所述接收機還包括第二光電接收機，所述第二光 電接收機連接另一個轉換及時鐘恢復電路，且第二光電接收機連接中央處理器。
[000引為更好的實現本實用新型，進一步的，為提高整個光模塊裝置的接收信號的容量， 并提高端口密度，特別采用下述設置結構；所述光模塊為2~10個。
[0009] 本實用新型與現有技術相比，具有W下優(yōu)點及有益效果：
[0010] (1)本實用新型為避免40G標準的30化in模塊或QSFP收發(fā)一體模塊的發(fā)送部分 閑置浪費，而將標準收發(fā)一體模塊的發(fā)送信號側進行再設計，而成的一種具有接收光信號 的雙接收光模塊裝置，有效提高接收信號部分的集成度，進而提高光模塊裝置接收信號的 容量。
[0011] (2)本實用新型能夠將原來標準收發(fā)一體模塊的高速射頻接口由收發(fā)功能轉換為 全接收功能，從而由40G接收接口功能一舉提升為80G接收接口功能。
[0012] (3)本實用新型在提高單個光模塊接收信號的容量的基礎上進一步提高整個光模 塊裝置的接收信號的容量，并提高端口密度。
【附圖說明】
[0013] 圖1為標準收發(fā)一體模塊的原理結構示意圖。
[0014] 圖2為本實用新型所述光模塊的原理結構示意圖。
[0015] 其中，1-高速射頻接口，2-中央處理器，3-轉換及時鐘恢復電路，4-第一光電接 收機，5-第二光電接收機，6-串并轉換電路，7-光電接收機，8-射頻驅動器，9-光調制器， 10-光源。
【具體實施方式】
[0016] 下面結合實施例對本實用新型作進一步地詳細說明，但本實用新型的實施方式不 限于此。
[0017] 實施例1 ;
[001引本實用新型提出了 40G雙收3(K)pin光模塊裝置，為避免40G標準的3(K)pin模塊 或QSFP收發(fā)一體模塊的發(fā)送部分閑置浪費，而將標準收發(fā)一體模塊的發(fā)送信號側進行再 設計，而成的一種具有接收光信號的雙接收光模塊裝置，有效提高接收信號部分的集成度， 進而提高光模塊裝置接收信號的容量，如圖2所示，包括至少一個光模塊，所述光模塊包括 高速射頻接口 1、中央處理器2、轉換及時鐘恢復電路3、接收機，所述高速射頻接口 1連接轉 換及時鐘恢復電路3,所述中央處理器2連接高速射頻接口 1，所述中央處理器2連接接收 機，所述接收機連接轉換及時鐘恢復電路3,所述轉換及時鐘恢復電路3為兩個。
[0019] 在設計使用時，將標準收發(fā)一體模塊的發(fā)送信號側進行再設計，設計原發(fā)送側功 能為接收信號功能，形成雙倍接收信號容量的能力，特別是在網絡安全應用設計時，接收機 先完成光信號到電信號的轉換，而后再把信號經過串并轉換及時鐘恢復模塊(轉換及時鐘 恢復電路3)把數據送至高速射頻接口 1，中央處理器2用于對高速射頻接口 1、轉換及時鐘 恢復電路3、接收機進行監(jiān)測及控制。
[0020] 由于形成雙倍接收信號容量的能力，高速射頻接口 1也形成80G接收接口能力，其 接口定義如表1所示。
[0021]
【主權項】
1. 40G雙收300pin光模塊裝置，其特征在于：包括至少一個光模塊，所述光模塊包括 高速射頻接口（1)、中央處理器（2)、轉換及時鐘恢復電路（3)、接收機，所述高速射頻接口 (1)連接轉換及時鐘恢復電路（3)，所述中央處理器（2)連接高速射頻接口（1)，所述中央處 理器（2)連接接收機，所述接收機連接轉換及時鐘恢復電路（3)，所述轉換及時鐘恢復電路 (3)為兩個。
2. 根據權利要求1所述的40G雙收300pin光模塊裝置，其特征在于：所述接收機包括 第一光電接收機（4)，所述第一光電接收機（4)連接任意一個轉換及時鐘恢復電路（3)，且 第一光電接收機（4)連接中央處理器（2)。
3. 根據權利要求1或2所述的40G雙收300pin光模塊裝置，其特征在于：所述接收 機還包括第二光電接收機（5)，所述第二光電接收機（5)連接另一個轉換及時鐘恢復電路 (3)，且第二光電接收機（5)連接中央處理器（2)。
4. 根據權利要求3所述的40G雙收300pin光模塊裝置，其特征在于：所述光模塊為 2~10個。
5. 根據權利要求1或2所述的40G雙收300pin光模塊裝置，其特征在于：所述光模塊 為2~10個。
【專利摘要】本實用新型公開了40G雙收300pin光模塊裝置，包括至少一個光模塊，所述光模塊包括高速射頻接口、中央處理器、轉換及時鐘恢復電路、接收機，所述高速射頻接口連接轉換及時鐘恢復電路，所述中央處理器連接高速射頻接口，所述中央處理器連接接收機，所述接收機連接轉換及時鐘恢復電路，所述轉換及時鐘恢復電路為兩個，為避免40G標準的300pin模塊或QSFP收發(fā)一體模塊的發(fā)送部分閑置浪費，而將標準收發(fā)一體模塊的發(fā)送信號側進行再設計，而成的一種具有接收光信號的雙接收光模塊裝置，有效提高接收信號部分的集成度，進而提高光模塊裝置接收信號的容量。
【IPC分類】H04B10-60
【公開號】CN204559584
【申請?zhí)枴緾N201520259202
【發(fā)明人】劉繼忠
【申請人】成都歐飛凌通訊技術有限公司
【公開日】2015年8月12日
【申請日】2015年4月27日