一種接收HDI-SDI和Cameralink接口的視頻顯示模塊的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種涉及HD1-SDI和Cameralink接口的視頻顯示模塊。
【背景技術(shù)】
[0002]視頻顯示模塊主要針對(duì):(I)本模塊對(duì)于來(lái)自工業(yè)高速、低速的Cameralink接口相機(jī)的視頻數(shù)據(jù)進(jìn)行解碼、抽幀和將高速數(shù)字圖像轉(zhuǎn)換為HD1-SDI高清視頻和PAL制視頻顯示。(2)可以接收HD1-SDI高清視頻，并將HD1-SDI的視頻圖像轉(zhuǎn)換為PAL制視頻圖像，并在PAL制視頻圖像進(jìn)行字符疊加，輸出為PAL制視頻。(3)本模塊支持RS485和RS232串口通訊功能。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型提供一種接收HD1-SDI和Cameralink接口的視頻顯示模塊。
[0004]本實(shí)用新型的技術(shù)解決方案:
[0005]一種接收HD1-SDI和Cameralink接口的視頻顯示模塊，其特殊之處在于:包括電源模塊、Cameralink解碼模塊、高清HD1-SDI視頻AD模塊、PAL制視頻DA模塊、高清HD1-SDI視頻DA模塊、FPGA、串口通訊模塊，
[0006]所述電源模塊向FPGA供電；所述串口通訊模塊用于外部系統(tǒng)與FPGA相互通訊；
[0007]所述Cameralink 解碼模塊包括 DS90CR288A 芯片、DS90LV031A 芯片和 DS90LV019芯片，所述DS90CR288A芯片將來(lái)自cameralink相機(jī)的視頻數(shù)據(jù)的LVDS差分信號(hào)和LVDS差分時(shí)鐘信號(hào)轉(zhuǎn)換為80位視頻數(shù)據(jù)信號(hào)和XPCLK時(shí)鐘信號(hào)，后輸出給FPGA芯片；所述DS90LV031A芯片將FPGA產(chǎn)生的視頻同步信號(hào)DIN轉(zhuǎn)換產(chǎn)生LVDS差分信號(hào)DOUT去配置cameralink相機(jī)的外觸發(fā)同步信號(hào)；所述DS90LV019A芯片用于FPGA和cameralink相機(jī)的通訊，所述DS90LV019A芯片接收來(lái)自FPGA產(chǎn)生的串口通訊信號(hào)DINl進(jìn)行轉(zhuǎn)換輸出LVDS差分信號(hào)DOl給cameralink相機(jī)，同時(shí)DS90LV019A芯片接收來(lái)自cameralink相機(jī)LVDS差分信號(hào)RIl進(jìn)行轉(zhuǎn)換后輸出電平為L(zhǎng)VTTL的串口通訊信號(hào)ROl供FPGA處理；
[0008]所述高清HD1-SDI視頻AD模塊包括LMH0044SQ芯片和LMH0041SQ芯片，所述LMH0044SQ芯片接收高清數(shù)字視頻信號(hào)HDI_IN轉(zhuǎn)換為L(zhǎng)VDS差分信號(hào)，并將該差分信號(hào)發(fā)送給LMH0041SQ芯片，所述LMH0041SQ芯片將接收到的LVDS差分信號(hào)轉(zhuǎn)換為5位差分?jǐn)?shù)據(jù)信號(hào)RX和LVDS差分時(shí)鐘信號(hào)RXCLK供FPGA處理；
[0009]所述PAL制視頻DA模塊包括ADV7179芯片和AD8051芯片，所述芯片ADV7179接收來(lái)自FPGA的視頻數(shù)據(jù)ENC_P、時(shí)鐘信號(hào)ENC_CLK、行同步信號(hào)ENC_HS和場(chǎng)同步信號(hào)ENC_VS且將接收到的全部信號(hào)轉(zhuǎn)換為模擬視頻信號(hào)CVBS，模擬視頻信號(hào)CVBS經(jīng)過(guò)AD8051芯片放大輸出至接口 Jl ;所述高清HD1-SDI視頻DA模塊包括LMH0040SQ芯片，所述LMH0040SQ芯片接收來(lái)自FPGA的LVDS差分信號(hào)TX和LVDS時(shí)鐘差分信號(hào)TXCLK，并轉(zhuǎn)換為高清信號(hào)HDI_0UT 輸出接口 J2。
[0010]上述電源模塊包括電源芯片PTH05060WAH和電源芯片PTH04000WAH。
[0011]上述FPGA包括Cameralink轉(zhuǎn)DA模塊、字符疊加模塊、高清視頻AD解碼模塊、RS232和RS485收發(fā)模塊和HD1-SDI轉(zhuǎn)PAL制視頻模塊；
[0012]所述Cameralink轉(zhuǎn)DA模塊接收80位LVTTL視頻數(shù)據(jù)信號(hào)、XPCLK時(shí)鐘信號(hào)，將這些信號(hào)轉(zhuǎn)換為PAL制式視頻數(shù)據(jù)信號(hào)和HD1-SDI制式視頻數(shù)據(jù)信號(hào)，并輸出給字符疊加模塊；所述高清視頻AD解碼模塊接收5位差分?jǐn)?shù)據(jù)信號(hào)RX和LVDS差分時(shí)鐘信號(hào)RXCLK轉(zhuǎn)化成高清HD1-SDI視頻數(shù)據(jù)流，并輸出給字符疊加模塊和HD1-SDI轉(zhuǎn)PAL制視頻模塊；
[0013]HD1-SDI轉(zhuǎn)PAL制視頻模塊接收高清HD1-SDI視頻數(shù)據(jù)流轉(zhuǎn)化成PAL制視頻數(shù)據(jù)流，并輸出給字符疊加模塊；
[0014]所述字符疊加模塊:給PAL制式視頻數(shù)據(jù)疊加字符，輸出帶字符疊加的PAL制式視頻數(shù)據(jù)給PAL制視頻DA模塊；給HD1-SDI制式視頻數(shù)據(jù)疊加字符，輸出帶字符疊加的HD1-SDI制式視頻數(shù)據(jù)給高清HD1-SDI視頻DA模塊；給高清HD1-SDI視頻數(shù)據(jù)流進(jìn)行字符疊加，輸出帶字符疊加的高清HD1-SDI視頻數(shù)據(jù)流給高清HD1-SDI視頻DA模塊；
[0015]所述RS232和RS485收發(fā)模塊接收來(lái)自于串口 RS485和RS232模塊的RS485和RS232發(fā)送信號(hào)，供FPGA進(jìn)行圖像處理使用；FPGA圖像處理完成的數(shù)據(jù)，經(jīng)過(guò)RS232和RS485收發(fā)模塊發(fā)送給串口 RS485和RS232模塊，用于和外部系統(tǒng)相互通訊。
[0016]上述串口通訊模塊為串口通訊RS485和RS232，所述RS485串口為L(zhǎng)TC2850芯片，所述RS232串口為MAX232芯片。
[0017]本實(shí)用新型所具有的優(yōu)點(diǎn):
[0018]1、本實(shí)用新型視頻顯示模塊重量小、體積輕，重量約100克，尺寸為120(D)Xl 12 (W) X20(H)mmo
[0019]2、本實(shí)用新型的視頻顯示模塊可以專(zhuān)門(mén)用于工業(yè)相機(jī)視頻數(shù)據(jù)的采集顯示(包括PAL制、HD1-SDI視頻顯示)和字符疊加功能。
[0020]3、本實(shí)用新型的視頻顯示模塊可以用于工業(yè)、軍工及國(guó)防工業(yè)現(xiàn)場(chǎng)視頻監(jiān)視及關(guān)鍵指標(biāo)實(shí)時(shí)顯不功能。
[0021]4、本實(shí)用新型的視頻顯示模塊可用于視頻轉(zhuǎn)換功能，包括HD1-SDI視頻轉(zhuǎn)換為PAL制視頻顯示；Cameralink接口視頻轉(zhuǎn)換為PAL制視頻和HD1-SDI高清視頻顯示。
【附圖說(shuō)明】
[0022]圖1為視頻顯示模塊原理框圖；
[0023]圖2為電源部分原理框圖；
[0024]圖3為Cameralink解碼電路原理框圖；
[0025]圖4為高清HD1-SDI視頻AD模塊原理框圖；
[0026]圖5為PAL制視頻DA模塊原理框圖；
[0027]圖6為高清HD1-SDI視頻DA模塊的原理框圖；
[0028]圖7為FPGA部分原理框圖；
[0029]圖8為RS232和RS485串口通訊原理框圖；
[0030]圖9為視頻模塊的結(jié)構(gòu)布局圖。
【具體實(shí)施方式】
[0031 ] 如圖1所示一種接收HD1-SDI和Cameralink接口的視頻顯示模塊，包括電源模塊UCameralink解碼模塊2、高清HD1-SDI視頻AD模塊3、PAL制視頻DA模塊4、高清HD1-SDI視頻DA模塊5、FPGA6以及串口通訊模塊7，
[0032]如圖2所示，電源模塊向FPGA供電；電源模塊包括電源芯片PTH05060WAH和電源芯片 PTH04000WAH。
[0033]串口通訊模塊用于外部系統(tǒng)與FPGA相互通訊；
[0034]如圖3所示，Cameral ink解碼模塊包括DS90CR288A芯片、DS90LV03IA芯片和DS90LV019芯片，所述DS90CR288A芯片將來(lái)自cameralink相機(jī)的視頻數(shù)據(jù)的LVDS差分信號(hào)和LVDS差分時(shí)鐘信號(hào)轉(zhuǎn)換為80位視頻數(shù)據(jù)信號(hào)和XPCLK時(shí)鐘信號(hào)，后輸出給FPGA芯片；所述DS90LV031A芯片將FPGA產(chǎn)生的視頻同步信號(hào)DIN轉(zhuǎn)換產(chǎn)生LVDS差分信號(hào)DOUT去配置cameral ink相機(jī)的外觸發(fā)同步信號(hào)；所述DS90LV019A芯片用于FPGA和cameral ink相機(jī)的通訊，所述DS90LV019A芯片接收來(lái)自FPGA產(chǎn)生的串口通訊信號(hào)DINl進(jìn)行轉(zhuǎn)換輸出LVDS差分信號(hào)DOl給cameralink相機(jī)，同時(shí)DS90LV019A芯片接收來(lái)自cameralink相機(jī)LVDS差分信號(hào)RIl進(jìn)行轉(zhuǎn)換后輸出電平為L(zhǎng)VTTL的串口通訊信號(hào)ROl供FPGA處理；
[0035]如圖4所示，高清HD1-SDI視頻AD模塊包括LMH0044SQ芯片和LMH0041SQ芯片，LMH0044SQ芯片接收高清數(shù)字視頻信號(hào)HDI_IN轉(zhuǎn)換為L(zhǎng)VDS差分信號(hào)，并將該差分信號(hào)發(fā)送給LMH0041SQ芯片，LMH0041SQ芯片將接收到的LVDS差分信號(hào)轉(zhuǎn)換為5位差分?jǐn)?shù)據(jù)信號(hào)RX和LVDS差分時(shí)鐘信號(hào)RXCLK供FPGA處理；
[0036]如圖5所示，PAL制視頻DA模塊包括ADV7179芯片和AD8051芯片，芯片ADV7179接收來(lái)自FPGA的視頻數(shù)據(jù)ENC_P、時(shí)鐘信號(hào)ENC_CLK、行同步信號(hào)ENC_HS和場(chǎng)同步信號(hào)ENC_VS且將接收到的全部信號(hào)轉(zhuǎn)換為模擬視頻信號(hào)CVBS，模擬視頻信號(hào)CVBS經(jīng)過(guò)AD8051芯片放大輸出至接口 Jl ;高清HD1-SDI視頻DA模塊包括LMH0040SQ芯片，LMH0040SQ芯片接收來(lái)自FPGA的LVDS差分信號(hào)TX和LVDS時(shí)鐘差分信號(hào)TXCLK，并轉(zhuǎn)換為高清信號(hào)HDI_0UT輸出接口 J2。
[0037]如圖7所示，F(xiàn)PGA包括Cameralink轉(zhuǎn)DA模塊、字符疊加模塊、高清視頻AD解碼模塊、RS232和RS485收發(fā)模塊和HD1-SDI轉(zhuǎn)PAL制視頻模塊；
[0038]Cameralink轉(zhuǎn)DA模塊接收80位LVTTL視頻數(shù)據(jù)信號(hào)、XPCLK時(shí)鐘信號(hào)，將這些信號(hào)轉(zhuǎn)換為PAL制式視頻數(shù)據(jù)信號(hào)和HD1-SDI制式視頻數(shù)據(jù)信號(hào)，并輸出給字符疊加模塊；高清視頻AD解碼模塊接收5位差分?jǐn)?shù)據(jù)信號(hào)RX和LVDS差分時(shí)鐘信號(hào)RXCLK轉(zhuǎn)化成高清HD1-SDI視頻數(shù)據(jù)流，并輸出給字符疊加模塊和HD1-SDI轉(zhuǎn)PAL制視頻模塊；
[0039]HD1-SDI轉(zhuǎn)PAL制視頻模塊接收高清HD1-SDI視頻數(shù)據(jù)流轉(zhuǎn)化成PAL制視頻數(shù)據(jù)流，并輸出給字符疊加模塊；
[0040]字符疊加模塊:給PAL制式視頻數(shù)據(jù)疊加字符，輸出帶字符疊加的PAL制式視頻數(shù)據(jù)給PAL制視頻DA模塊；給HD1-SDI制式視頻數(shù)據(jù)疊加字符，輸出帶字符疊加的HD1-SDI制式視頻數(shù)據(jù)給高清HD1-SDI視頻DA模塊；給高清HD1-SDI視頻數(shù)據(jù)流進(jìn)行字符疊加，輸出帶字符疊加的高清HD1-SDI視頻數(shù)據(jù)流給高清HD1-SDI視頻DA模塊；
[0041 ] 高清視頻AD解碼模塊用于接收高清HD1-SDI視頻AD模塊產(chǎn)生5位差分?jǐn)?shù)據(jù)信號(hào)RX、差分時(shí)鐘信號(hào)RXCLK，將這些信號(hào)轉(zhuǎn)換高清HD1-SDI視頻數(shù)據(jù)流。將該高清HD1-SDI視頻數(shù)據(jù)流一路輸出給字符疊加模塊，一路輸出給HD1-SDI轉(zhuǎn)PAL制視頻模塊。
[0042]HD1-SDI轉(zhuǎn)PAL制視頻模塊用于接收高清視頻AD解碼模塊所產(chǎn)生的高清HD1-SDI視頻數(shù)據(jù)流，將該高清HD1-SDI視頻數(shù)據(jù)流轉(zhuǎn)換為PAL制視頻數(shù)據(jù)流。
[0043]字符疊加模塊接收三個(gè)模塊的輸出，第一個(gè)模塊是Cameralink轉(zhuǎn)DA模塊，第二個(gè)模塊是高清視頻AD解碼模塊，第三個(gè)模塊是HD1-SDI轉(zhuǎn)PAL制視頻模塊。在第一個(gè)模塊中，接收PAL制式視頻數(shù)據(jù)信號(hào)和HD1-SDI制式視頻數(shù)據(jù)信號(hào)，給PAL制式視頻數(shù)據(jù)疊加字符，輸出帶字符疊加的PAL制式視頻數(shù)據(jù)給PAL制視頻DA模塊；給HD1-SDI制式視頻數(shù)據(jù)疊加字符，輸出帶字符疊加的HD1-SDI制式視頻數(shù)據(jù)給高清HD1-SDI視頻DA模塊。在第二個(gè)模塊中，接收高清視頻AD解碼模塊產(chǎn)生高清HD1-SDI視頻數(shù)據(jù)流，給HD1-SDI視頻數(shù)據(jù)流進(jìn)行字符疊加，輸出帶字符疊加的HD1-SDI視頻