用于智能抄表系統(tǒng)的電力載波路由裝置的制造方法
【專利摘要】本實(shí)用新型公布了一種用于智能抄表系統(tǒng)的電力載波路由裝置，它包括通過電力線與載波表相連的載波模塊；所述載波模塊通過串口與載波路由模塊連接；所述載波路由模塊通過串口與集中器連接；所述集中器通過電力線或者GPRS網(wǎng)絡(luò)或者電話網(wǎng)絡(luò)與控制臺(tái)連接；所述載波路由模塊包括與路由芯片相連的晶振電路、JTAG調(diào)試電路、FLASH模塊、以及兩個(gè)8針單排插針接口XS1和XS2。它能負(fù)責(zé)低壓電力線載波網(wǎng)絡(luò)的組網(wǎng)和重構(gòu)，保障電力載波通信網(wǎng)絡(luò)的可靠性和穩(wěn)定性。
【專利說明】
用于智能抄表系統(tǒng)的電力載波路由裝置
技術(shù)領(lǐng)域
[0001] 本實(shí)用新型涉及電子技術(shù)領(lǐng)域，尤其涉及到一種用于智能抄表系統(tǒng)的電力載波路 由裝置。
【背景技術(shù)】
[0002] 由于國內(nèi)電網(wǎng)的復(fù)雜性以及單載波或擴(kuò)頻通信方式的電表功能有限，通信速率較 低，所以現(xiàn)有智能抄表系統(tǒng)電力載波路由裝置多采用單片微控制器，使得硬件結(jié)構(gòu)和功能 簡單，某些路由算法實(shí)現(xiàn)比較困難，并且沒有片上調(diào)試維護(hù)功能，需要單獨(dú)設(shè)計(jì)電源供電。 因此現(xiàn)有技術(shù)智能抄表系統(tǒng)電力載波路由裝置硬件結(jié)構(gòu)和功能簡單，復(fù)雜路由算法實(shí)現(xiàn)較 困難;路由模塊和載波模塊電源分立，需單獨(dú)設(shè)計(jì)供電電路;沒有片上調(diào)試和維護(hù)功能。目 前的電力線載波通信主要有窄帶單載波通信機(jī)制，利用擴(kuò)頻技術(shù)來提高通信的抗干擾與抗 截獲能力，例如PSK(相位鍵控調(diào)制方式)和S-FSK(窄帶雙載波復(fù)用技術(shù)）電力線通信機(jī)制。 這些方式不僅頻帶利用率很低，抗干擾能力差，而且通信速率也低，無法采用高效路由技術(shù) 來有效提高通信效果。 【實(shí)用新型內(nèi)容】
[0003] 本實(shí)用新型的目的是針對(duì)以上問題，提供用于智能抄表系統(tǒng)的電力載波路由裝 置，它能負(fù)責(zé)低壓電力線載波網(wǎng)絡(luò)的組網(wǎng)和重構(gòu)，保障電力載波通信網(wǎng)絡(luò)的可靠性和穩(wěn)定 性。
[0004] 為實(shí)現(xiàn)以上目的，本實(shí)用新型采用的技術(shù)方案是：用于智能抄表系統(tǒng)的電力載波 路由裝置，它包括通過電力線與載波表相連的載波模塊;所述載波模塊通過串口與載波路 由模塊連接;所述載波路由模塊通過串口與集中器連接;所述集中器通過電力線或者GPRS 網(wǎng)絡(luò)或者電話網(wǎng)絡(luò)與控制臺(tái)連接；所述載波路由模塊包括與路由芯片相連的晶振電路、 JTAG調(diào)試電路、FLASH模塊、以及兩個(gè)8針單排插針接口 XSl和XS2。
[0005] 進(jìn)一步的，所述路由芯片采用Stellaris CortexHM微處理器芯片。
[0006] 進(jìn)一步的，所述FLASH模塊采用4MByte大小的串行FLASH芯片25DF321A。
[0007] 進(jìn)一步的，所述JTAG調(diào)試電路采用7腳JTAG仿真調(diào)試接口與路由芯片連接。
[0008] 進(jìn)一步的，所述載波模塊和載波路由模塊通過8針單排插針接口連接。
[0009] 本實(shí)用新型的有益效果：
[0010]本發(fā)明智能抄表系統(tǒng)采用多載波正交頻分復(fù)用(OFDM)調(diào)制方式，通信速率得到極 大的提高，實(shí)現(xiàn)了電力部門和用戶的雙向通信。其載波路由裝置，設(shè)計(jì)采用ARM C〇rtex-M4 架構(gòu)的主控芯片，其優(yōu)點(diǎn)是片上資源豐富，具有可擴(kuò)展性和功耗低。模塊功能電路包括 FLASH電路、晶振電路、JTAG調(diào)度電路、串口電路以及與載波模塊接口電路。其主要好處是， 可運(yùn)行操作系統(tǒng)，實(shí)現(xiàn)路由、抄表、調(diào)試和維護(hù)功能的并行操作，提高了執(zhí)行速度，從而提高 OFDM智能抄表系統(tǒng)的通信速率;片上資源豐富，可實(shí)現(xiàn)復(fù)雜的路由算法和調(diào)試及維護(hù)功能， 增強(qiáng)路由裝置的可測(cè)試性和可維護(hù)性;載波模塊和路由模塊采用同樣的供電電源，不用單 獨(dú)設(shè)計(jì)供電電源。
【附圖說明】
[0011] 圖1為本實(shí)用新型整體架構(gòu)示意圖。
[0012] 圖2為載波路由模塊硬件連接結(jié)構(gòu)示意圖。
[0013] 圖3為FLASH存儲(chǔ)電路圖。
[0014] 圖4為JTAG調(diào)試電路示意圖。
[0015]圖5為載波模塊接口示意圖。
[0016] 圖6為載波路由模塊接口示意圖。
【具體實(shí)施方式】
[0017] 為了使本領(lǐng)域技術(shù)人員更好地理解本實(shí)用新型的技術(shù)方案，下面結(jié)合附圖對(duì)本實(shí) 用新型進(jìn)行詳細(xì)描述，本部分的描述僅是示范性和解釋性，不應(yīng)對(duì)本實(shí)用新型的保護(hù)范圍 有任何的限制作用。
[0018] 如圖1-6所示，本實(shí)用新型的具體結(jié)構(gòu)為：用于智能抄表系統(tǒng)的電力載波路由裝 置，它包括通過電力線與載波表相連的載波模塊;所述載波模塊通過串口與載波路由模塊 連接;所述載波路由模塊通過串口與集中器連接;所述集中器通過電力線或者GPRS網(wǎng)絡(luò)或 者電話網(wǎng)絡(luò)與控制臺(tái)連接;所述載波路由模塊包括與路由芯片相連的晶振電路、JTAG調(diào)試 電路、FLASH模塊、以及兩個(gè)8針單排插針接口 XSl和XS2。
[0019] 優(yōu)選的，所述路由芯片采用Stellaris CortexHM微處理器芯片。
[0020] 優(yōu)選的，所述FLASH模塊采用4MByte大小的串行FLASH芯片25DF321A。
[0021 ]優(yōu)選的，所述JTAG調(diào)試電路采用7腳JTAG仿真調(diào)試接口與路由芯片連接。
[0022]優(yōu)選的，所述載波模塊和載波路由模塊通過8針單排插針接口連接。
[0023] 本實(shí)用新型原理如下：
[0024]本實(shí)用新型應(yīng)用于智能抄表系統(tǒng)的載波通信模塊，用于實(shí)現(xiàn)在電力線上傳輸數(shù) 據(jù)，而作為信息傳輸媒介進(jìn)行數(shù)據(jù)或語音傳輸?shù)耐ㄐ磐?，低壓配電網(wǎng)絡(luò)具有頻率選擇性 衰減、阻抗不匹配導(dǎo)致的多徑衰落和噪聲。OFDM載波通信方式，通過將高速串行數(shù)據(jù)流分割 為低速并行數(shù)據(jù)流并調(diào)制在相互正交的子載波上實(shí)現(xiàn)并行傳輸，能夠有效對(duì)抗信道多徑引 起的碼間串?dāng)_和衰落引起的誤碼率，提高抗噪聲干擾的能力的同時(shí)極大的提高通信速率， 保障尚效路由技術(shù)的實(shí)施。
[0025] 1.智能抄表系統(tǒng)架構(gòu)
[0026]如圖1所示，為由控制臺(tái)、集中器、載波路由模塊、載波模塊和載波電表組成的OFDM 智能抄表系統(tǒng)的系統(tǒng)架構(gòu)。
[0027]集中器和電能表由控制臺(tái)負(fù)責(zé)管理，通過GPRS、公用電話網(wǎng)絡(luò)或電力線等通信方 式與其通信;集中器用于管理本網(wǎng)內(nèi)的電能表，根據(jù)控制臺(tái)所設(shè)定的抄表時(shí)段通過載波路 由模塊和載波模塊向載波表下發(fā)抄讀命令，并將從載波表返回的電表數(shù)據(jù)經(jīng)過載波模塊和 載波路由模塊后由集中器上傳給控制臺(tái)。載波路由模塊通過串口與集中器進(jìn)行數(shù)據(jù)交互， 同時(shí)也通過串口與載波模塊進(jìn)行數(shù)據(jù)交互。載波路由模塊主要負(fù)責(zé)低壓電力線載波網(wǎng)絡(luò)的 組網(wǎng)和重構(gòu)。
[0028] 2.載波路由模塊
[0029] 載波路由模塊設(shè)計(jì)是用于實(shí)現(xiàn)低壓電力線載波通信組網(wǎng)維護(hù)以及與集中器的信 息數(shù)據(jù)交互，采用德洲儀器的基于4冊(cè)〇31^61-]\14內(nèi)核的5丨61131^3&31^61-]\14微處理器作 為其主控芯片，模塊功能電路包括FLASH電路、晶振電路、JTAG調(diào)試電路、串口電路以及與載 波模塊接口電路等。圖2是載波路由模塊硬件設(shè)計(jì)框圖。Stellaris C〇rteX-M4微處理器具 有豐富的外設(shè)。在本設(shè)計(jì)中用到的外設(shè)主要有:一路SPI 口用來和FLASH模塊進(jìn)行數(shù)據(jù)通信， 一路串口用來和JTAG調(diào)試模塊通信，以及一路串口作為與載波模塊通信的接口。載波路由 模塊的電源由載波模塊的電源系統(tǒng)來提供，其通過接口電路XS1和XS2給載波路由模塊供 電。
[0030] 3 .FLASH 電路
[0031] FLASH電路主要用于存儲(chǔ)路由表及表檔案等信息。根據(jù)綜合考慮及技術(shù)分析，最終 采用4MByte大小的串行FLASH芯片25DF321A，該芯片采用單電源3.3V供電，用SPI接口與主 控芯片相連接，最小擦除塊為4Kbyte，正常工作時(shí)電流最大20mA，空閑狀態(tài)下功耗極低，數(shù) 據(jù)最長可保存20年。本電路采用該芯片的參考電路。如圖3所示。
[0032] 4 JTAG調(diào)試電路
[0033]調(diào)試和測(cè)試接口不是系統(tǒng)運(yùn)行必需的，但現(xiàn)代系統(tǒng)運(yùn)行強(qiáng)調(diào)可測(cè)試性，調(diào)試、測(cè)試 接口的設(shè)計(jì)也越來越受到重視。本電路采用7腳JTAG仿真調(diào)試接口，JTAG接口上的信號(hào)TCLK 用于測(cè)試時(shí)鐘輸入，TDI用于測(cè)試數(shù)據(jù)輸入，數(shù)據(jù)通過TDI輸入JTAG 口；TDO用于測(cè)試數(shù)據(jù)輸 出，數(shù)據(jù)通過TDO從JTAG口輸出；TMS用于測(cè)試模式選擇，TMS用來設(shè)置JTAG口處于某種特定 的測(cè)試模式。TRST用于測(cè)試復(fù)位，輸入引腳，低電平有效。如圖4所示。圖中的信號(hào)JTAG_ TRST#、JTAG_TMS、JTAG_TD0、JTAG_TD I、JTAG_TCLK分別與路由芯片引腳 31、29、2 8、2 7、26 相 連接。
[0034] 5.電源接口電路
[0035]載波模塊與載波路由模塊的接口使用2個(gè)8針單排插針進(jìn)行連接，接口排列如圖5 和圖6所示。其管腳定義如表1、表2所示： ΓOO^Al 豐1 γ?ι答咖由汐


[0042]需要說明的是，在本文中，術(shù)語"包括"、"包含"或者其任何其他變體意在涵蓋非排 他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而 且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有 的要素。
[0043]本文中應(yīng)用了具體個(gè)例對(duì)本實(shí)用新型的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)例的 說明只是用于幫助理解本實(shí)用新型的方法及其核心思想。以上所述僅是本實(shí)用新型的優(yōu)選 實(shí)施方式，應(yīng)當(dāng)指出，由于文字表達(dá)的有限性，而客觀上存在無限的具體結(jié)構(gòu)，對(duì)于本技術(shù) 領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型原理的前提下，還可以做出若干改進(jìn)、潤飾 或變化，也可以將上述技術(shù)特征以適當(dāng)?shù)姆绞竭M(jìn)行組合;這些改進(jìn)潤飾、變化或組合，或未 經(jīng)改進(jìn)將實(shí)用新型的構(gòu)思和技術(shù)方案直接應(yīng)用于其它場(chǎng)合的，均應(yīng)視為本實(shí)用新型的保護(hù) 范圍。
【主權(quán)項(xiàng)】
1. 用于智能抄表系統(tǒng)的電力載波路由裝置，其特征在于，它包括通過電力線與載波表 相連的載波模塊;所述載波模塊通過串口與載波路由模塊連接;所述載波路由模塊通過串 口與集中器連接;所述集中器通過電力線或者GPRS網(wǎng)絡(luò)或者電話網(wǎng)絡(luò)與控制臺(tái)連接;所述 載波路由模塊包括與路由芯片相連的晶振電路、JTAG調(diào)試電路、FLASH模塊、以及兩個(gè)8針單 排插針接口 XSl和XS2。2. 根據(jù)權(quán)利要求1所述的用于智能抄表系統(tǒng)的電力載波路由裝置，其特征在于，所述路 由芯片采用Stellaris Cortex_M4微處理器芯片。3. 根據(jù)權(quán)利要求1所述的用于智能抄表系統(tǒng)的電力載波路由裝置，其特征在于，所述 FLASH模塊采用4MByte大小的串行FLASH芯片25DF321A。4. 根據(jù)權(quán)利要求1所述的用于智能抄表系統(tǒng)的電力載波路由裝置，其特征在于，所述 JTAG調(diào)試電路采用7腳JTAG仿真調(diào)試接口與路由芯片連接。5. 根據(jù)權(quán)利要求1所述的用于智能抄表系統(tǒng)的電力載波路由裝置，其特征在于，所述載 波模塊和載波路由模塊通過8針單排插針接口連接。
【文檔編號(hào)】H04B3/54GK205545348SQ201620396467
【公開日】2016年8月31日
【申請(qǐng)日】2016年5月4日
【發(fā)明人】谷志茹, 陳順科, 黃曉峰, 石偉, 倪世杰
【申請(qǐng)人】湖南工業(yè)大學(xué)