專利名稱：垂直式內(nèi)埋電容基板的制作方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種內(nèi)埋電容基板，特別是有關(guān)于一種垂直式內(nèi)埋電容基板的制造方法及其結(jié)構(gòu)。
背景技術(shù)：
如圖1所示，現(xiàn)有的內(nèi)埋電容基板10是包含有一上表面11、一下表面12、若干個內(nèi)埋電容13及若干個導(dǎo)線14，該些內(nèi)埋電容13是電性連接該些導(dǎo)線14，該些內(nèi)埋電容13是具有一第一電極131、一介電層132及一第二電極133，該些第一電極131與該些第二電極133是分別平行設(shè)置于該上表面11與該下表面12，一芯片50可通過該些導(dǎo)線14與該些內(nèi)埋電容11電性連接，但是該些內(nèi)埋電容11的該些第一電極131與該些第二電極133的布局方式是為水平式，即分別平行該上表面11與該下表面12，其會占去基板相當(dāng)多的布局空間，使得該些內(nèi)埋電容11的布局?jǐn)?shù)量會受限于基板尺寸大小，而無法大量應(yīng)用，且在電容數(shù)量不足時，仍需依靠外加式電容c來補償，其不僅會增加額外的SMT制程，更會增加封裝體體積及制作成本。

發(fā)明內(nèi)容
本發(fā)明的主要目的是在于提供一種垂直式內(nèi)埋電容基板的制造方法及其結(jié)構(gòu)，其主要是利用若干個圖案化電極層與若干個介電層所構(gòu)成的垂直式內(nèi)埋電容，增加基板的電路布局空間及設(shè)計彈性，除了無須使用額外的SMT制程來增加外加式電容外，更可讓使用該垂直式內(nèi)埋電容基板的封裝體(Package)體積縮小及降低制作成本。
依據(jù)本發(fā)明的一種垂直式內(nèi)埋電容基板的制作方法，是包含提供若干個導(dǎo)通層，該些導(dǎo)通層是由一導(dǎo)線層及一第一介電層所組成，該導(dǎo)線層是形成于該第一介電層上；提供若干個復(fù)合層，該些復(fù)合層是由一圖案化電極層及二介電層所組成，該圖案化電極層是形成于該第二介電層上；壓合該些導(dǎo)通層及該些復(fù)合層以形成一塊體，該塊體是定義有若干個垂直式內(nèi)埋電容基板及在該些垂直式內(nèi)埋電容基板間的若干個切割道；以及沿著該些切割道切割該塊體，以單體化分離該些垂直式內(nèi)埋電容基板。
依據(jù)本發(fā)明的另一種垂直式內(nèi)埋電容基板的制作方法，是包含提供若干個導(dǎo)通層，該些導(dǎo)通層是由一導(dǎo)線層及一第一介電層所組成，該導(dǎo)線層是形成于該第一介電層上；提供若干個第一復(fù)合層，該些第一復(fù)合層是由一圖案化電極層及一第二介電層所組成，該圖案化電極層是形成于該第二介電層上；提供若干個第二復(fù)合層，該些第二復(fù)合層是由一平板電極層及一第三介電層所組成，該平板電極層是形成于該第三介電層上；壓合該些導(dǎo)通層、該些第復(fù)合層與該些第二復(fù)合層以形成一塊體，該塊體是定義有若干個垂直式內(nèi)埋電容基板及在該些垂直式內(nèi)埋電容基板間的若干個切割道；以及沿著該些切割道切割該塊體，以單體化分離該些垂直式內(nèi)埋電容基板。
依據(jù)本發(fā)明的一種垂直式內(nèi)埋電容基板，其包含若干個導(dǎo)通層及若干個第一復(fù)合層，該些導(dǎo)通層是具有一導(dǎo)線層及一第一介電層，該導(dǎo)線層是形成于該第一介電層上，該些第一復(fù)合層是形成于該些導(dǎo)通層之間，其具有一圖案化電極層及一第二介電層，該些圖案化電極層是具有若干個電極。
與現(xiàn)有技術(shù)相比，本發(fā)明其主要是利用若干個圖案化電極層與若干個介電層所構(gòu)成的垂直式內(nèi)埋電容，增加基板的電路布局空間及設(shè)計彈性，除了無須使用額外的SMT制程來增加外加式電容外，更可讓使用該垂直式內(nèi)埋電容基板的封裝體(Package)體積縮小及降低制作成本。


圖1是現(xiàn)有的內(nèi)埋電容基板的立體示意圖。
圖2A至圖2D是依據(jù)本發(fā)明的第一較佳實施例，一種垂直式內(nèi)埋電容基板的制造方法流程圖。
圖3是依據(jù)本發(fā)明的第一較佳實施例，在該垂直式內(nèi)埋電容基板形成至少一線路層的制程剖面示意圖。
圖4是依據(jù)本發(fā)明的第一較佳實施例，在該線路層上的形成若干個凸塊的制程剖面示意圖。
圖5A至圖5E是依據(jù)本發(fā)明的第二較佳實施例，一種垂直式內(nèi)埋電容基板的制造方法流程圖。
圖6是依據(jù)本發(fā)明的第二較佳實施例，在該垂直式內(nèi)埋電容基板形成至少一線路層的制程剖面示意圖。
圖7是依據(jù)本發(fā)明的第二較佳實施例，在該線路層上形成若干個凸塊的制程剖面示意圖。
具體實施例方式
請參閱圖2A至圖2C，其是本發(fā)明的第一較佳實施例，一種垂直式內(nèi)埋電容基板20的制作方法。首先，請參閱圖2A，提供若干個導(dǎo)通層21，該些導(dǎo)通層21是由一導(dǎo)線層211及一第一介電層212所組成，該導(dǎo)線層211是形成于該第一介電層212上，在本實施例中，該些導(dǎo)線層211是由一平板金屬層以微影蝕刻制程制作完成(圖未繪出)，該些導(dǎo)線層211是具有若干個導(dǎo)線211a，該些導(dǎo)線211a是用以取代現(xiàn)有基板的導(dǎo)通孔；之后，請參閱圖2B，提供若干個復(fù)合層22，該些復(fù)合層22是由一圖案化電極層221及一第二介電層222所組成，其中該圖案化電極層221是形成于該第二介電層222上，在本實施例中，該些圖案化電極層221是由一平板金屬層以微影蝕刻制程制作完成(圖未繪出)，該些圖案化電極層221是具有若干個電極221a，用以構(gòu)成若干個電容結(jié)構(gòu)C(如圖2C所示)，該些電容結(jié)構(gòu)C可依據(jù)應(yīng)用上的不同電性需求作串、并聯(lián)設(shè)計，較佳地，該些電極221a是呈陣列狀分布，而該些第二介電層222與該些第一介電層212是可為環(huán)氧樹脂(epoxyresin)、FR4、BT樹脂、高分子材料或陶瓷材料；接著，請參閱圖2C，壓合該些導(dǎo)通層21及該些復(fù)合層22以形成一塊體B，該塊體B是定義有若干個垂直式內(nèi)埋電容基板20及在該些垂直式內(nèi)埋電容基板20間的若干個切割道B1，在本實施例中，該些垂直式內(nèi)埋電容基板20的尺寸是可依據(jù)應(yīng)用需求而定；最后，請參閱圖2D，沿著該些切割道B1切割該塊體B，以單體化分離該些垂直式內(nèi)埋電容基板20，經(jīng)單體化分離的該些垂直式內(nèi)埋電容基板20是具有一第一表面201及一第二表面202，該些第一表面201與該些第二表面202是顯露該些導(dǎo)線211a及該些電極221a，該些導(dǎo)線211a與該些電極22 1a是可用以電性連接至少一芯片或至少一電路組件(圖未繪出)。
請參閱圖3，在本實施例中，可另包含在該些垂直式內(nèi)埋電容基板20的該些第一表面201與該些第二表面202上形成至少一線路層23，該線路層23是電性連接該些導(dǎo)線層211的該些導(dǎo)線211a及該些圖案化電極層221的該些電極221a，使該芯片或該電路組件可通過該線路層23與該垂直式內(nèi)埋電容基板20電性連接?；蛘?，請參閱圖4，又另包含在該線路層23上形成若干個凸塊24，使該芯片可通過該些凸塊24與該垂直式內(nèi)埋電容基板20電性連接。
請參閱圖5A及圖5E，其是本發(fā)明的第二較佳實施例，一種垂直式內(nèi)埋電容基板30的制作方法。首先，請參閱圖5A，提供若干個導(dǎo)通層31，該些導(dǎo)通層31是由一導(dǎo)線層311及一第一介電層312所組成，該導(dǎo)線層311是形成于該第一介電層312上，在本實施例中，該些導(dǎo)線層311是具有若干個導(dǎo)線311a；之后，請參閱圖5B，提供若干個第一復(fù)合層32，該些第一復(fù)合層32是由一圖案化電極層321及一第二介電層322所組成，該圖案化電極層321是形成于該第二介電層322上，在本實施例中，該些圖案化電極層321是具有若干個電極321a，該些電極321a是呈陣列狀分布；之后，請參閱圖5C，提供若干個第二復(fù)合層33，該些第二復(fù)合層33是由一平板電極層331及一第三介電層332所組成，該平板電極層331是形成于該第三介電層332上，在本實施例中，該些第三介電層332、該些第二介電層322與該些第一介電層312是可為相同材料或不相同材料；接著，請參閱圖5D，壓合該些導(dǎo)通層31、該些第一復(fù)合層32與該些第二復(fù)合層33以形成一塊體B，該塊體B是定義有若干個垂直式內(nèi)埋電容基板30及在該些垂直式內(nèi)埋電容基板30間的若干個切割道B1；最后，請參閱圖5E，沿著該些切割道B1切割該塊體B，以單體化分離該些垂直式內(nèi)埋電容基板30，經(jīng)單體化分離的該些垂直式內(nèi)埋電容基板30是具有一第一表面301及一第二表面302，該些第一表面301與該些第二表面302是顯露該些導(dǎo)線311a、該些電極321a及該些平板電極層331，該些導(dǎo)線311a、該些電極321a及該些平板電極層331是可用以電性連接至少一芯片或至少一電路組件(圖未繪出)。
請參閱圖6，在本實施例中，可另包含在該些垂直式內(nèi)埋電容基板30的該些第一表面301與該些第二表面302上形成至少一線路層34，該線路層34是電性連接該些導(dǎo)線層311的該些導(dǎo)線311a、該些圖案化電極層321的該些電極321a及該些平板電極層331，使該芯片或該電路組件可通過該線路層34與該垂直式內(nèi)埋電容基板30電性連接?；蛘撸垍㈤唸D7，又另包含在該線路層34上形成若干個凸塊35，使該芯片或該電路組件可通過該些凸塊35與該垂直式內(nèi)埋電容基板30電性連接。
請參閱圖5E及圖6，其是依據(jù)本發(fā)明的垂直式內(nèi)埋電容基板結(jié)構(gòu)，一種垂直式內(nèi)埋電容基板30是包含有若干個導(dǎo)通層31及若干個第一復(fù)合層32，該些導(dǎo)通層31是具有一導(dǎo)線層311及一第一介電層312，該導(dǎo)線層311是形成于該第一介電層312上，該些導(dǎo)線層311是具有若干個導(dǎo)線311a，該些第一復(fù)合層32是形成于該些導(dǎo)通層31之間，其具有一圖案化電極層321及一第二介電層322，該些圖案化電極層321是具有若干個電極321a，較佳地，該些電極321a是呈陣列狀分布。在本實施例中，該垂直式內(nèi)埋電容基板30是另包含有若干個第二復(fù)合層33，該些第二復(fù)合層33是具有一平板電極層331及一第三介電層332，該些第二復(fù)合層33是形成于該些導(dǎo)通層31之間，或者，在另一實施例中，該些第二復(fù)合層33是可形成于該些第一復(fù)合層32之間。本發(fā)明是通過該些圖案化電極層321與該些第二介電層322或該些平板電極層331與該些第三介電層332所構(gòu)成的垂直式內(nèi)埋電容，大幅增加基板的電路布局空間及設(shè)計彈性，除了無須使用額外的SMT制程來增加外加式電容外，更可讓使用該垂直式內(nèi)埋電容基板30的封裝體(Package)體積縮小及降低制作成本。
權(quán)利要求
1.一種垂直式內(nèi)埋電容基板的制造方法，其特征在于其包含提供若干個導(dǎo)通層，該些導(dǎo)通層是由一導(dǎo)線層及一第一介電層所組成，該導(dǎo)線層是形成于該第一介電層上；提供若干個復(fù)合層，該些復(fù)合層是由一圖案化電極層及一第二介電層所組成，該圖案化電極層是形成于該第二介電層上；壓合該些導(dǎo)通層及該些復(fù)合層以形成一塊體，該塊體是定義有若干個垂直式內(nèi)埋電容基板及在該些垂直式內(nèi)埋電容基板間的若干個切割道；以及沿著該些切割道切割該塊體，以單體化分離該些垂直式內(nèi)埋電容基板，且該些垂直式內(nèi)埋電容基板是具有一第一表面及一第二表面。
2.如權(quán)利要求1所述的垂直式內(nèi)埋電容基板的制造方法，其特征在于其另包含形成至少一線路層于該些垂直式內(nèi)埋電容基板的該些第一表面與該些第二表面上，該線路層是電性連接該些導(dǎo)線層及該些圖案化電極層。
3.如權(quán)利要求2所述的垂直式內(nèi)埋電容基板的制造方法，其特征在于；其另包含形成若干個凸塊于該線路層上。
4.一種垂直式內(nèi)埋電容基板的制造方法，其特征在于；其包含提供若干個導(dǎo)通層，該些導(dǎo)通層是由一導(dǎo)線層及一第一介電層所組成，該導(dǎo)線層是形成于該第一介電層上；提供若干個第一復(fù)合層，該些第一復(fù)合層是由一圖案化電極層及一第二介電層所組成，該圖案化電極層是形成于該第二介電層上；提供若干個第二復(fù)合層，該些第二復(fù)合層是由一平板電極層及一第三介電層所組成，該平板電極層是形成于該第三介電層上；壓合該些導(dǎo)通層、該些第一復(fù)合層及該些第二復(fù)合層以形成一塊體，該塊體是定義有若干個垂直式內(nèi)埋電容基板及在該些垂直式內(nèi)埋電容基板間的若干個切割道；以及沿著該些切割道切割該塊體，以單體化分離該些垂直式內(nèi)埋電容基板，且該些垂直式內(nèi)埋電容基板具有一第一表面及一第二表面。
5.如權(quán)利要求4所述的垂直式內(nèi)埋電容基板的制造方法，其特征在于；其另包含形成至少一電性連接該些導(dǎo)線層、圖案化電極層以及平板電極層的線路層于該些垂直式內(nèi)埋電容基板的該些第一表面與該些第二表面上。
6.如權(quán)利要求5所述的垂直式內(nèi)埋電容基板的制造方法，其特征在于；其另包含形成若干個凸塊于該線路層上。
7.一種垂直式內(nèi)埋電容基板，其特征在于；其包含若干個導(dǎo)通層，其具有一導(dǎo)線層及一第一介電層，該導(dǎo)線層是形成于該第一介電層上；以及若干個第一復(fù)合層，其形成于該些導(dǎo)通層之間，其具有一圖案化電極層及一第二介電層，該些圖案化電極層具有若干個電極。
8.如權(quán)利要求7所述的垂直式內(nèi)埋電容基板，其特征在于；其另包含有若干個第二復(fù)合層，該些第二復(fù)合層是形成于該些導(dǎo)通層之間，該些第二復(fù)合層具有一平板電極層及一第三介電層。
9.如權(quán)利要求7所述的垂直式內(nèi)埋電容基板，其特征在于；其另包含有若干個第二復(fù)合層，該些第二復(fù)合層是形成于該些第一復(fù)合層之間，該些第二復(fù)合層具有一平板電極層及一第三介電層。
10.如權(quán)利要求7所述的垂直式內(nèi)埋電容基板，其特征在于；該些導(dǎo)線層具有若干個導(dǎo)線。
全文摘要
一種垂直式內(nèi)埋電容基板的制作方法及其結(jié)構(gòu)，主要包含提供若干個導(dǎo)通層，該些導(dǎo)通層是由一導(dǎo)線層及一第一介電層所組成，該導(dǎo)線層是形成于該第一介電層上；提供若干個復(fù)合層，該些復(fù)合層是由一圖案化電極層及一第二介電層所組成，該圖案化電極層是形成于該第二介電層上；壓合該些導(dǎo)通層及該些復(fù)合層以形成一塊體，該塊體是定義有若干個垂直式內(nèi)埋電容基板及在該些垂直式內(nèi)埋電容基板間的若干個切割道；以及沿著該些切割道切割該塊體，以單體化分離該些垂直式內(nèi)埋電容基板。
文檔編號H05K1/00GK101090075SQ200710128710
公開日2007年12月19日 申請日期2007年7月3日 優(yōu)先權(quán)日2007年7月3日
發(fā)明者廖國成 申請人:日月光半導(dǎo)體制造股份有限公司