專利名稱：形成Finfet摻雜鰭狀物的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及形成Finfet晶體管中摻雜鰭狀物(fin)的方法。
背景技術(shù)：
場(chǎng)效應(yīng)晶體管(FET) —直是用來(lái)制造專用集成電路芯片、靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)芯片等產(chǎn)品的主導(dǎo)半導(dǎo)體技術(shù)。隨著半導(dǎo)體器件的日趨小型化，F(xiàn)ET短溝道效應(yīng)愈發(fā)嚴(yán)重，為解決如當(dāng)FET進(jìn)入22nm節(jié)點(diǎn)后的短溝道效應(yīng)，進(jìn)而發(fā)展出三維的FETjn Finfet (鰭片式場(chǎng)效應(yīng)晶體管)。圖1a展示出現(xiàn)有Finfet的結(jié)構(gòu)示意圖，半導(dǎo)體基底I上形成有絕緣體氧化物3，長(zhǎng)而薄的半導(dǎo)體鰭狀物3從絕緣體氧化物2中突起，多晶硅柵極5包圍鰭狀物3的三個(gè)側(cè)面，將半導(dǎo)體鰭狀物3摻雜，并在鰭狀物3的兩端生成源/漏極區(qū)(未示出)，柵氧化物4將多晶硅或者金屬柵極5與半導(dǎo)體鰭狀物2隔開(kāi)，當(dāng)Finfet工作時(shí)，多晶硅或者金屬柵極5能夠在半導(dǎo)體鰭狀物3的三個(gè)側(cè)面上感應(yīng)出導(dǎo)電溝道。Finfet由于其能避免短溝道效應(yīng)以及工藝簡(jiǎn)單而被廣泛關(guān)注。圖1b顯示了 Finfet制造過(guò)程中的結(jié)構(gòu)示意圖，在進(jìn)行Finfet制造中，形成摻雜的半導(dǎo)體鰭狀物時(shí)，常用的過(guò)程如下，提供半導(dǎo)體基底1，如單晶硅基底，并在單晶硅基底I上形成圖案化的SiN硬掩膜6，刻蝕單晶硅基底1，形成多個(gè)半導(dǎo)體側(cè)壁8，以及相鄰兩個(gè)半導(dǎo)體側(cè)壁8之間的高縱深比的溝槽7，將絕緣氧化物2沉積于溝槽7中，且絕緣氧化物2的高度低于溝槽7的高度，因此，即在絕緣氧化物2上形成了半導(dǎo)體鰭狀物3，去除SiN硬掩膜6，對(duì)半導(dǎo)體鰭狀物3進(jìn)行離子注入摻雜。然而，當(dāng)對(duì)半導(dǎo)體鰭狀物3進(jìn)行離子注入摻雜時(shí)，由于注入離子的隨機(jī)變化，并且由于半導(dǎo)體鰭狀物3的形貌為條狀，就會(huì)使得半導(dǎo)體鰭狀物3的頂部與其側(cè)壁存在摻雜差異，如圖1c所示，不均勻的摻雜會(huì)導(dǎo)致Finfet整體性能的變差，因此，F(xiàn)infet鰭狀物的摻雜均勻性是現(xiàn)在Finfet制造時(shí)亟待解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明提供了一種形成Finfet摻雜鰭狀物的方法，解決現(xiàn)有Finfet鰭狀物進(jìn)行離子注入摻雜時(shí)，摻雜均勻性差的問(wèn)題。本發(fā)明采用的技術(shù)手段如下:一種形成Finfet摻雜鰭狀物的方法，包括:提供半導(dǎo)體基底，并在所述半導(dǎo)體基底上形成圖案化硬掩膜；刻蝕半導(dǎo)體基底形成多個(gè)半導(dǎo)體側(cè)壁，以及相鄰兩個(gè)半導(dǎo)體側(cè)壁之間的溝槽，去除所述圖案化硬掩膜；在所述溝槽內(nèi)形成絕緣體氧化物，所述絕緣體氧化物高度等于所述溝槽高度；刻蝕所述半導(dǎo)體側(cè)壁，使所述半導(dǎo)體側(cè)壁高度低于所述絕緣氧化物高度；在刻蝕后的半導(dǎo)體側(cè)壁頂部外延生長(zhǎng)摻雜的半導(dǎo)體鰭狀物；刻蝕所述絕緣體氧化物，使所述絕緣體氧化物頂部端面低于所述半導(dǎo)體鰭狀物的頂部端面。
進(jìn)一步，所述半導(dǎo)體基底材料為單晶硅，所述絕緣體氧化物材料為SiO2 ;其中，利用濕法刻蝕所述半導(dǎo)體側(cè)壁，刻蝕劑為NH3.Η20或者四甲基氫氧化銨；利用濕法刻蝕所述絕緣體氧化物，刻蝕劑為稀釋的HF溶液。進(jìn)一步，所述外延生長(zhǎng)的所述半導(dǎo)體鰭狀物為SiB，SiGe, SiC, SiP, SiAs, SiGeB,SiCB, GaN, InAs, InP 之一。進(jìn)一步，所述SiGe中Si與Ge的原子比為20:1至6: 4。進(jìn)一步，所述SiB，SiGeB, SiCB 中 B 的濃度為 IO14 至 8 X 1021atoms/cm3。進(jìn)一步，所述SiC中Si與C的原子比為100: I至20: I。依據(jù)本發(fā)明提供的方法，不需要對(duì)半導(dǎo)體鰭狀物進(jìn)行離子注入摻雜，而是在半導(dǎo)體基底上直接外延生成摻雜了的鰭狀物，因此,如此生成的半導(dǎo)體鰭狀物無(wú)論其頂部和側(cè)壁都具有均勻的摻雜效果，提高了 Finfet的整體性能。


圖1a為Finfet的結(jié)構(gòu)示意圖；圖1b為Finfet制造過(guò)程中的結(jié)構(gòu)示意圖；圖1c為對(duì)Finfet的半導(dǎo)體鰭狀物進(jìn)行離子注入摻雜的示意圖；圖2為本發(fā)明一種形成Finfet摻雜鰭狀物的方法流程圖；圖3a 圖3d為本發(fā)明制作Finfet摻雜鰭狀物的流程結(jié)構(gòu)示意圖。
具體實(shí)施例方式以下結(jié)合附圖對(duì)本發(fā)明的原理和特征進(jìn)行描述，所舉實(shí)例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。本發(fā)明提供了一種形成Finfet摻雜鰭狀物的方法，如圖2所示，包括如下步驟:提供半導(dǎo)體基底，并在所述半導(dǎo)體基底上形成圖案化硬掩膜；刻蝕半導(dǎo)體基底形成多個(gè)半導(dǎo)體側(cè)壁，以及相鄰兩個(gè)半導(dǎo)體側(cè)壁之間的溝槽，去除所述圖案化硬掩膜；在所述溝槽內(nèi)形成絕緣體氧化物；刻蝕所述半導(dǎo)體側(cè)壁，使所述半導(dǎo)體側(cè)壁高度低于所述絕緣氧化物高度；在刻蝕后的半導(dǎo)體側(cè)壁頂部外延生長(zhǎng)摻雜的半導(dǎo)體鰭狀物；刻蝕所述絕緣體氧化物，使所述絕緣體氧化物頂部端面低于所述半導(dǎo)體鰭狀物的頂部端面。以下結(jié)合附圖3a 3d詳細(xì)描述本發(fā)明制作Finfet摻雜鰭狀物的方法過(guò)程。如圖3a所示，提供半導(dǎo)體基底11，半導(dǎo)體基底11的材料一般為單晶硅材料，在半導(dǎo)體基底11上形成圖案化的硬掩膜14，硬掩膜14 一般為SiN，圖案化硬掩膜14為長(zhǎng)而薄的條狀。通過(guò)硬掩膜14刻蝕半導(dǎo)體基底11，形成多個(gè)半導(dǎo)體側(cè)壁13，以及側(cè)壁13之間的溝槽15 ;在溝槽15中形成絕緣體氧化物12，絕緣體氧化物12材料優(yōu)選為Si02。參照?qǐng)D3b，去除硬掩膜14，利用濕法刻蝕去除部分半導(dǎo)體側(cè)壁13，優(yōu)選以NH3 -H2O或者四甲基氫氧化銨為刻蝕劑，由于半導(dǎo)體側(cè)壁13的材料為單晶硅，絕緣體氧化物12為Si02，NH3*H20或者四甲基氫氧化銨為刻蝕劑相對(duì)于SiO2為惰性，只對(duì)單晶硅具有刻蝕作用，因而，刻蝕后可使得刻蝕后的半導(dǎo)體側(cè)壁13’的頂部端面低于絕緣氧化物12的頂部端面，即使半導(dǎo)體側(cè)壁13凹陷；在刻蝕后的半導(dǎo)體側(cè)壁13’的頂部外延生長(zhǎng)摻雜的半導(dǎo)體鰭狀物14，如圖3c所示，其中，摻雜的半導(dǎo)體鰭狀物的材料可以是SiB, SiGe，SiC, SiP, SiAs, SiGeB, SiCB, GaN,InAs，InP等中的一種，且優(yōu)選的，SiGe中Si與Ge的原子比為20:1至6: 4, SiB, SiGeB,SiCB中B的濃度為IO14至8X1021atoms/cm3，SiC中Si與C的原子比為100: I至20: I ；作為本領(lǐng)域技術(shù)人員公知的技術(shù)手段，對(duì)如何外延生長(zhǎng)摻雜的半導(dǎo)體鰭狀物14不做限定，在實(shí)現(xiàn)時(shí)可根據(jù)具體情況選擇合適的外延生長(zhǎng)參數(shù)。如圖3d所示，在外延生長(zhǎng)了摻雜的半導(dǎo)體鰭狀物14后，對(duì)絕緣體氧化物12進(jìn)行濕法刻蝕，優(yōu)選刻蝕劑為稀釋的HF溶液，由于HF溶液相對(duì)于Si呈惰性，可選擇去除以SiO2為材料的絕緣體氧化物12，因此，可以使得絕緣體氧化物頂部端面低于半導(dǎo)體鰭狀物的頂部端面，如此，即將摻雜的半導(dǎo)體鰭狀物14露出絕緣體氧化物表面。依據(jù)本發(fā)明提供的方法，不需要對(duì)半導(dǎo)體鰭狀物進(jìn)行離子注入摻雜，而是在半導(dǎo)體基底上直接外延生成摻雜了的鰭狀物，因此,如此生成的半導(dǎo)體鰭狀物無(wú)論其頂部和側(cè)壁都具有均勻的摻雜效果，提高了 Finfet的整體性能。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
權(quán)利要求
1.一種形成Finfet摻雜鰭狀物的方法，包括: 提供半導(dǎo)體基底，并在所述半導(dǎo)體基底上形成圖案化硬掩膜； 刻蝕半導(dǎo)體基底形成多個(gè)半導(dǎo)體側(cè)壁，以及相鄰兩個(gè)半導(dǎo)體側(cè)壁之間的溝槽，去除所述圖案化硬掩膜； 在所述溝槽內(nèi)形成絕緣體氧化物； 刻蝕所述半導(dǎo)體側(cè)壁，使所述半導(dǎo)體側(cè)壁高度低于所述絕緣氧化物高度； 在刻蝕后的半導(dǎo)體側(cè)壁頂部外延生長(zhǎng)摻雜的半導(dǎo)體鰭狀物； 刻蝕所述絕緣體氧化物，使所述絕緣體氧化物頂部端面低于所述半導(dǎo)體鰭狀物的頂部端面。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體基底材料為單晶硅，所述絕緣體氧化物材料為SiO2 ;其中，利用濕法刻蝕所述半導(dǎo)體側(cè)壁，刻蝕劑為NH3.H2O或者四甲基氫氧化銨；利用濕法刻蝕所述絕緣體氧化物，刻蝕劑為稀釋的HF溶液。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述外延生長(zhǎng)的所述半導(dǎo)體鰭狀物為SiB, SiGe, SiC, SiP, SiAs, SiGeB, SiCB, GaN, InAs, InP 之一。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述SiGe中Si與Ge的原子比為20: I至 6: 4。
5.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述SiB，SiGeB,SiCB中B的濃度為IO14至 8X 1021atoms/cm3。
6.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述SiC中Si與C的原子比為100: I至 20: I。
全文摘要
本發(fā)明提供了一種形成Finfet摻雜鰭狀物的方法，包括提供半導(dǎo)體基底，并在半導(dǎo)體基底上形成圖案化硬掩膜；刻蝕半導(dǎo)體基底形成多個(gè)半導(dǎo)體側(cè)壁，以及相鄰兩個(gè)半導(dǎo)體側(cè)壁之間的溝槽，去除圖案化硬掩膜；在溝槽內(nèi)形成絕緣體氧化物；刻蝕半導(dǎo)體側(cè)壁，使半導(dǎo)體側(cè)壁高度低于絕緣氧化物高度；在刻蝕后的半導(dǎo)體側(cè)壁頂部外延生長(zhǎng)摻雜的半導(dǎo)體鰭狀物；刻蝕絕緣體氧化物，使絕緣體氧化物頂部端面低于半導(dǎo)體鰭狀物的頂部端面。因此，不需要對(duì)半導(dǎo)體鰭狀物進(jìn)行離子注入摻雜，而是在半導(dǎo)體基底上直接外延生成摻雜了的鰭狀物，形成的摻雜的半導(dǎo)體鰭狀物無(wú)論其頂部和側(cè)壁都具有均勻的摻雜效果，提高了Finfet的整體性能。
文檔編號(hào)C30B25/02GK103137445SQ20111039843
公開(kāi)日2013年6月5日 申請(qǐng)日期2011年12月5日 優(yōu)先權(quán)日2011年12月5日
發(fā)明者禹國(guó)賓 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司