專利名稱：一種帶有驅(qū)動(dòng)控制芯片電路板的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電路板領(lǐng)域，特別涉及一種帶有驅(qū)動(dòng)控制芯片電路板。
背景技術(shù)：
隨著社會(huì)的發(fā)展和科技的進(jìn)步，各種電子產(chǎn)品中電路板的設(shè)計(jì)已經(jīng)變得尤為重要。電路板上，通常含有電源接口、信號(hào)輸入接口模塊及信號(hào)輸出接口，并且會(huì)連接有各種電子器件，例如連接有電阻、電容、電感線圈、電源芯片、驅(qū)動(dòng)芯片等等。目前，電路板設(shè)計(jì)的過(guò)程中通常根據(jù)已確定元件及功能的需要，考慮預(yù)留焊盤的位置，如果電路板制作完成后， 想要實(shí)現(xiàn)其他功能或芯片連接，只能重新更換電路板。這樣就會(huì)造成成本的巨大浪費(fèi)；因此，現(xiàn)有技術(shù)存在缺陷，需要改進(jìn)。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問(wèn)題是一種帶有驅(qū)動(dòng)控制芯片電路板。本實(shí)用新型的技術(shù)方案如下一種帶有驅(qū)動(dòng)控制芯片電路板，包括至少二組集成電路芯片和至少一個(gè)存儲(chǔ)單元，其中，至少一組集成電路芯片為控制芯片，各存儲(chǔ)單元分別與一組控制芯片相連接，各控制芯片分別與外部的接收卡相連接；其中，各組集成電路芯片分別包括至少一個(gè)芯片單元；按照預(yù)設(shè)位置排布各組集成電路芯片及各存儲(chǔ)單元；所述的控制芯片是單線傳輸驅(qū)動(dòng)控制芯片，該單線傳輸驅(qū)動(dòng)控制芯片通過(guò)一根信號(hào)控制線路輸入控制信號(hào)，由單線傳輸驅(qū)動(dòng)控制芯片直接驅(qū)動(dòng)控制所述外部的接收卡；若干各存儲(chǔ)單元通過(guò)電源正負(fù)極線路和一根信號(hào)控制線路相互連接。所述電路板，其中，各存儲(chǔ)單元設(shè)置在該控制芯片內(nèi)部。所述電路板，其中，所述控制芯片至少包括逐點(diǎn)調(diào)整模塊、逐列翻轉(zhuǎn)模塊、故障報(bào)告模塊、級(jí)聯(lián)報(bào)錯(cuò)模塊、黑屏保護(hù)模塊其中之一，分別與外部連接的接收卡相連接，用于分別實(shí)現(xiàn)逐點(diǎn)調(diào)整、逐列翻轉(zhuǎn)、故障報(bào)告、級(jí)聯(lián)報(bào)錯(cuò)或黑屏保護(hù)的功能。所述電路板，其中，所述存儲(chǔ)單元設(shè)置以下模塊其中之一 調(diào)整數(shù)據(jù)存儲(chǔ)模塊、級(jí)聯(lián)數(shù)據(jù)存儲(chǔ)模塊、模板參數(shù)存儲(chǔ)模塊，分別用于存儲(chǔ)調(diào)整數(shù)據(jù)、級(jí)聯(lián)數(shù)據(jù)、模板參數(shù)。所述電路板，其中，所述按預(yù)設(shè)位置排布，包括按直線排布、非直線排布或交錯(cuò)排布；其中，各集成電路芯片組中的各芯片，其間隔為至少2個(gè)管腳的標(biāo)準(zhǔn)焊盤間距； 或者，各集成電路芯片組之間的間隔為至少2個(gè)管腳的標(biāo)準(zhǔn)焊盤間距。所述電路板，其中， 將任一組集成電路芯片一一對(duì)應(yīng)設(shè)置在所述電路板的焊盤上，各焊盤獨(dú)立使用電路板連線，或共用至少一定義相同的電路板連線。所述電路板，其中，所述共用至少一定義相同的電路板連線，包括對(duì)于至少有分別屬于不同組集成電路芯片的兩個(gè)芯片，將各芯片分別有至少一管腳與其它芯片的管腳設(shè)為一組對(duì)應(yīng)管腳，每組對(duì)應(yīng)管腳共用一定義相同的電路板連線，連接每組對(duì)應(yīng)管腳；其中，各組對(duì)應(yīng)管腳共用一定義相同的電路板連線，包括采用物理方式連接，或者，共用所述電路板上的線路、焊點(diǎn)或元件。所述電路板，其中，各組集成電路芯片分別獨(dú)立使用，或部分共用電路板上的線路、焊點(diǎn)或元件。所述電路板，采用上述方案，用戶可以根據(jù)需要選擇驅(qū)動(dòng)器或控制芯片進(jìn)行焊接，本實(shí)用新型單元板上的存儲(chǔ)單元，可以實(shí)現(xiàn)調(diào)整數(shù)據(jù)的存儲(chǔ)，從而實(shí)現(xiàn)由該單元板組成的顯示屏無(wú)順序擺放，節(jié)約成本，節(jié)省組裝屏的時(shí)間；存儲(chǔ)單元將單元板參數(shù)存儲(chǔ)，可實(shí)現(xiàn)對(duì)單元板參數(shù)的讀取，實(shí)現(xiàn)單元板的帶有驅(qū)動(dòng)控制芯片化；存儲(chǔ)單元將級(jí)聯(lián)數(shù)據(jù)存儲(chǔ)，可實(shí)現(xiàn)對(duì)單元板級(jí)聯(lián)數(shù)據(jù)的報(bào)錯(cuò)。


圖圖1是本實(shí)用新型的實(shí)施例1的示意圖；圖2是本實(shí)用新型的實(shí)施例2的示意圖；圖3是本實(shí)用新型的實(shí)施例3的示意圖。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施例，對(duì)本實(shí)用新型進(jìn)行詳細(xì)說(shuō)明。實(shí)施例1，如圖1所示，本實(shí)施例提供了一種帶有驅(qū)動(dòng)控制芯片電路板，包括至少二組集成電路芯片和至少一個(gè)存儲(chǔ)單元，其中，至少一組集成電路芯片為控制芯片，各存儲(chǔ)單元分別與一組控制芯片相連接，各控制芯片分別與外部的接收卡相連接；其中，各組集成電路芯片分別包括至少一個(gè)芯片單元；按照預(yù)設(shè)位置排布各組集成電路芯片及各存儲(chǔ)單元；所述的控制芯片是單線傳輸驅(qū)動(dòng)控制芯片，該單線傳輸驅(qū)動(dòng)控制芯片通過(guò)一根信號(hào)控制線路輸入控制信號(hào)，由單線傳輸驅(qū)動(dòng)控制芯片直接驅(qū)動(dòng)控制所述外部的接收卡；若干各存儲(chǔ)單元通過(guò)電源正負(fù)極線路和一根信號(hào)控制線路相互連接。其包括至少二組集成電路芯片；其中，第一組芯片為驅(qū)動(dòng)器芯片103和驅(qū)動(dòng)器芯片104 ；第二組芯片為控制芯片107，在控制芯片107內(nèi)部設(shè)置有至少一個(gè)存儲(chǔ)單元105，控制芯片107通過(guò)輸入接口 101與外部的接收卡相連接；其中，將驅(qū)動(dòng)器芯片103及驅(qū)動(dòng)器芯片104上下排布且成一直線，控制芯片 107位于驅(qū)動(dòng)器芯片103及驅(qū)動(dòng)器芯片104的右側(cè)；在排布各芯片組中的各芯片時(shí)，將其間隔設(shè)為至少2個(gè)管腳的標(biāo)準(zhǔn)焊盤間距；或者，將各芯片組之間的間隔設(shè)為至少2個(gè)管腳的標(biāo)準(zhǔn)焊盤間距。將任一組集成電路芯片一一對(duì)應(yīng)設(shè)置在所述電路板的焊盤上，各焊盤獨(dú)立使用電路板連線，或獨(dú)立使用電路板上的線路、焊點(diǎn)或元件。其中，控制芯片107至少包括逐點(diǎn)調(diào)整模塊、逐列翻轉(zhuǎn)模塊、故障報(bào)告模塊、級(jí)聯(lián)報(bào)錯(cuò)模塊、黑屏保護(hù)模塊其中之一，分別與外部連接的接收卡相連接，用于分別實(shí)現(xiàn)逐點(diǎn)調(diào)整、逐列翻轉(zhuǎn)、故障報(bào)告、級(jí)聯(lián)報(bào)錯(cuò)或黑屏保護(hù)的功能。其中，存儲(chǔ)單元105設(shè)置以下模塊其中之一調(diào)整數(shù)據(jù)存儲(chǔ)模塊、級(jí)聯(lián)數(shù)據(jù)存儲(chǔ)模塊、模板參數(shù)存儲(chǔ)模塊，分別用于存儲(chǔ)調(diào)整數(shù)據(jù)、級(jí)聯(lián)數(shù)據(jù)、模板參數(shù)。驅(qū)動(dòng)器芯片103 及驅(qū)動(dòng)器芯片104及控制芯片107至少采用以下封裝形式其中之一 DIP雙列直插式封裝、 SOP小外型封裝、PLCC塑封有引線芯片載體、LCCC無(wú)引線陶瓷封裝載體、QFP方形扁平封裝、 BGA球柵陣列封裝及PGA針柵陣列封裝。采用上述方案，用戶可以根據(jù)需要選擇驅(qū)動(dòng)器或控制芯片進(jìn)行焊接，本實(shí)用新型單元板上的存儲(chǔ)單元，可以實(shí)現(xiàn)調(diào)整數(shù)據(jù)的存儲(chǔ)，從而實(shí)現(xiàn)由該單元板組成的顯示屏無(wú)順序擺放，節(jié)約成本，節(jié)省組裝屏的時(shí)間；存儲(chǔ)單元將單元板參數(shù)存儲(chǔ)，可實(shí)現(xiàn)對(duì)單元板參數(shù)的讀取，實(shí)現(xiàn)單元板的帶有驅(qū)動(dòng)控制芯片化；存儲(chǔ)單元將級(jí)聯(lián)數(shù)據(jù)存儲(chǔ)，可實(shí)現(xiàn)對(duì)單元板級(jí)聯(lián)數(shù)據(jù)的報(bào)錯(cuò)。實(shí)施例2如圖2所示，本實(shí)施例提供了一種帶有驅(qū)動(dòng)控制芯片電路板，其包括至少二組芯片，分別為第一組驅(qū)動(dòng)器芯片103和驅(qū)動(dòng)器芯片104 ；第二組為控制芯片107，設(shè)置至少一個(gè)存儲(chǔ)單元105設(shè)置在控制芯片107的內(nèi)部，驅(qū)動(dòng)器芯片103和驅(qū)動(dòng)器芯片104上下且成一直線排布，控制芯片位于其右側(cè)；其中，在排布各芯片組中的各芯片時(shí)，將其間隔設(shè)為至少2個(gè)管腳的標(biāo)準(zhǔn)焊盤間距；或者，將各芯片組之間的間隔設(shè)為至少2個(gè)管腳的標(biāo)準(zhǔn)焊盤間距。需要說(shuō)明的是，本例中雖然僅采用了一個(gè)控制芯片107，但在實(shí)際應(yīng)用中，第二組芯片可以包括多個(gè)；同樣的，本實(shí)用新型還可以包括第三組芯片，以實(shí)現(xiàn)各種不同的功能， 本實(shí)用新型對(duì)此沒(méi)有任何額外限制。將各組芯片一一對(duì)應(yīng)設(shè)置在所述電路板的焊盤上，各焊盤共用至少一定義相同的電路板連線，包括對(duì)于至少有分別屬于不同組集成電路芯片的兩個(gè)芯片，將各芯片分別有至少一管腳與其它芯片的管腳設(shè)為一組對(duì)應(yīng)管腳，每組對(duì)應(yīng)管腳共用一定義相同的電路板連線，連接每組對(duì)應(yīng)管腳；其中，各組對(duì)應(yīng)管腳共用一定義相同的電路板連線，包括采用物理方式連接，或者，共用所述電路板上的線路、焊點(diǎn)或元件。將控制芯片107通過(guò)輸入接口！ 01連接到外部的接收卡。其中，將存儲(chǔ)單元105設(shè)置在控制芯片107的內(nèi)部，如該組控制芯片有多個(gè)，則可以多個(gè)控制芯片內(nèi)設(shè)置至少一個(gè)存儲(chǔ)單元，也可以多個(gè)控制芯片與帶有存儲(chǔ)單元的控制芯片相連接。其中，至少將以下模塊其中之一設(shè)置在所述控制芯片107中，包括逐點(diǎn)調(diào)整模塊、逐列翻轉(zhuǎn)模塊、故障報(bào)告模塊、級(jí)聯(lián)報(bào)錯(cuò)模塊、黑屏保護(hù)模塊，將控制芯片107中的各模塊，分別通過(guò)所述控制芯片連接到外部的接收卡。其中，至少將以下模塊其中之一設(shè)置在所述存儲(chǔ)單元105中，包括調(diào)整數(shù)據(jù)存儲(chǔ)模塊、 級(jí)聯(lián)數(shù)據(jù)存儲(chǔ)模塊、模板參數(shù)存儲(chǔ)模塊。各組芯片中的芯片至少采用以下封裝形式其中之一，包括DIP雙列直插式封裝、SOP小外型封裝、PLCC塑封有引線芯片載體、LCCC無(wú)引線陶瓷封裝載體、QFP方形扁平封裝、BGA球柵陣列封裝及PGA針柵陣列封裝。采用上述方案，用戶可以根據(jù)需要選擇驅(qū)動(dòng)器或控制芯片進(jìn)行焊接，本實(shí)用新型單元板上的存儲(chǔ)單元，可以實(shí)現(xiàn)調(diào)整數(shù)據(jù)的存儲(chǔ)，從而實(shí)現(xiàn)由該單元板組成的顯示屏無(wú)順序擺放，節(jié)約成本，節(jié)省組裝屏的時(shí)間；存儲(chǔ)單元將單元板參數(shù)存儲(chǔ)，可實(shí)現(xiàn)對(duì)單元板參數(shù)的讀取，實(shí)現(xiàn)單元板的帶有驅(qū)動(dòng)控制芯片化；存儲(chǔ)單元將級(jí)聯(lián)數(shù)據(jù)存儲(chǔ)，可實(shí)現(xiàn)對(duì)單元板級(jí)聯(lián)數(shù)據(jù)的報(bào)錯(cuò)。實(shí)施例3如圖3所示，在實(shí)施例2的基礎(chǔ)上，本實(shí)用新型提供一種帶有驅(qū)動(dòng)控制芯片電路板，包括至少二組芯片，分別為第一組驅(qū)動(dòng)器芯片103和驅(qū)動(dòng)器芯片104 ；第二組為控制芯片107，設(shè)置至少一個(gè)存儲(chǔ)單元105設(shè)置在控制芯片107的外部，與控制芯片107相連接， 控制芯片107通過(guò)輸入接口 101與外部相連。驅(qū)動(dòng)器芯片103和驅(qū)動(dòng)器芯片104上下且成一直線排布，控制芯片位于其右側(cè)；其中，在排布各芯片組中的各芯片時(shí)，將其間隔設(shè)為至少2個(gè)管腳的標(biāo)準(zhǔn)焊盤間距；或者，將各芯片組之間的間隔設(shè)為至少2個(gè)管腳的標(biāo)準(zhǔn)焊盤間顯巨。將各組芯片一一對(duì)應(yīng)設(shè)置在電路板100的焊盤上，各焊盤共用至少一定義相同的電路板連線，包括對(duì)于至少有分別屬于不同組集成電路芯片的兩個(gè)芯片，將各芯片分別有至少一管腳與其它芯片的管腳設(shè)為一組對(duì)應(yīng)管腳，每組對(duì)應(yīng)管腳共用一定義相同的電路板連線，連接每組對(duì)應(yīng)管腳；其中，各組對(duì)應(yīng)管腳共用一定義相同的電路板連線，包括采用物理方式連接，或者，共用所述電路板上的線路、焊點(diǎn)或元件。本實(shí)施例的其它原理與實(shí)施例2 相同，在此不再贊述。
權(quán)利要求1.一種帶有驅(qū)動(dòng)控制芯片電路板，其特征在于，包括至少二組集成電路芯片和至少一個(gè)存儲(chǔ)單元，其中，至少一組集成電路芯片為控制芯片，各存儲(chǔ)單元分別與一組控制芯片相連接，各控制芯片分別與外部的接收卡相連接；其中，各組集成電路芯片分別包括至少一個(gè)芯片單元；按照預(yù)設(shè)位置排布各組集成電路芯片及各存儲(chǔ)單元；所述的控制芯片是單線傳輸驅(qū)動(dòng)控制芯片，該單線傳輸驅(qū)動(dòng)控制芯片通過(guò)一根信號(hào)控制線路輸入控制信號(hào)，由單線傳輸驅(qū)動(dòng)控制芯片直接驅(qū)動(dòng)控制所述外部的接收卡；若干各存儲(chǔ)單元通過(guò)電源正負(fù)極線路和一根信號(hào)控制線路相互連接。
2.根據(jù)權(quán)利要求1所述電路板，其特征在于，各組集成電路芯片中，同組集成電路芯片的類型相同，各組集成電路芯片的類型相異。
3.根據(jù)權(quán)利要求1所述電路板，其特征在于，各存儲(chǔ)單元與一組控制芯片中的任一控制芯片相連，該組控制芯片中的其他控制芯片通過(guò)該控制芯片與各存儲(chǔ)單元相連接。
4.根據(jù)權(quán)利要求1所述電路板，其特征在于，所述控制芯片至少包括逐點(diǎn)調(diào)整模塊、逐列翻轉(zhuǎn)模塊、故障報(bào)告模塊、級(jí)聯(lián)報(bào)錯(cuò)模塊、黑屏保護(hù)模塊其中之一，分別與外部連接的接收卡相連接，用于分別實(shí)現(xiàn)逐點(diǎn)調(diào)整、逐列翻轉(zhuǎn)、故障報(bào)告、級(jí)聯(lián)報(bào)錯(cuò)或黑屏保護(hù)的功能。
5.根據(jù)權(quán)利要求1所述電路板，其特征在于，所述存儲(chǔ)單元設(shè)置以下模塊其中之一調(diào)整數(shù)據(jù)存儲(chǔ)模塊、級(jí)聯(lián)數(shù)據(jù)存儲(chǔ)模塊、模板參數(shù)存儲(chǔ)模塊，分別用于存儲(chǔ)調(diào)整數(shù)據(jù)、級(jí)聯(lián)數(shù)據(jù)、模板參數(shù)。
6.根據(jù)權(quán)利要求1所述電路板，其特征在于，所述按預(yù)設(shè)位置排布，包括按直線排布、 非直線排布或交錯(cuò)排布；其中，各集成電路芯片組中的各芯片，其間隔為至少2個(gè)管腳的標(biāo)準(zhǔn)焊盤間距；或者，各集成電路芯片組之間的間隔為至少2個(gè)管腳的標(biāo)準(zhǔn)焊盤間距。
專利摘要本實(shí)用新型公開(kāi)了一種帶有驅(qū)動(dòng)控制芯片電路板，包括至少二組集成電路芯片和至少一個(gè)存儲(chǔ)單元，其中，至少一組集成電路芯片為控制芯片，各存儲(chǔ)單元分別與一組控制芯片相連接，各控制芯片分別與外部的接收卡相連接；其中，各組集成電路芯片分別包括至少一個(gè)芯片；按照預(yù)設(shè)位置排布各組集成電路芯片及各存儲(chǔ)單元。本實(shí)用新型單元板上的存儲(chǔ)單元，可以實(shí)現(xiàn)調(diào)整數(shù)據(jù)的存儲(chǔ)，從而實(shí)現(xiàn)由該單元板組成的顯示屏無(wú)順序擺放，節(jié)約成本，節(jié)省組裝屏的時(shí)間；存儲(chǔ)單元將單元板參數(shù)存儲(chǔ)，可實(shí)現(xiàn)對(duì)單元板參數(shù)的讀取，存儲(chǔ)單元將級(jí)聯(lián)數(shù)據(jù)存儲(chǔ)，可實(shí)現(xiàn)對(duì)單元板級(jí)聯(lián)數(shù)據(jù)的報(bào)錯(cuò)。
文檔編號(hào)H05K1/18GK202103952SQ20112021113
公開(kāi)日2012年1月4日 申請(qǐng)日期2011年6月20日 優(yōu)先權(quán)日2011年6月20日
發(fā)明者方小剛 申請(qǐng)人:方小剛