專利名稱：一種led驅動電路的制作方法
技術領域：
本發(fā)明涉及電路設計領域,特別是涉及一種LED (light-emitting Diode)驅動電路。
背景技術：
LED背光驅動電路廣泛應用于各種電子設備中，例如平板電腦和智能手機。而實驗發(fā)現在很多便攜電子系統(tǒng)中，LED屏的耗電能占到整個系統(tǒng)耗電的一半或甚至更多。所以提高LED屏的效率，對于節(jié)能、減小發(fā)熱、延長鋰電池充滿電后的使用時間很有意義。現有技術中，LED背光驅動芯片通常將功率NM0SFET(N型金屬-氧化物-半導體場效應晶體管)與控制電路集成在同一塊晶片上。其原因在于LED背光驅動電路一般采用升壓電路，而升壓電路多采用脈沖寬度調制(PWM:Pulse Width Modulation)電路結構,此結構在反饋環(huán)路控制中存在右半平面零點(RHPZ:Right Half-Plane Zero)，此類零點對反饋環(huán)路穩(wěn)定性影響極壞，其頻域響應的影響是使增益增加20dB/頻程，同時相位減小90度?，F有技術中為了實現反饋環(huán)路穩(wěn)定性，通常采用電流模結構，即采樣一部分功率NM0SFET的電流，并注入采樣電流到反饋環(huán)路中。為了精確采樣功率NM0SFET的電流，常規(guī)技術是采用一個與功率NM0SFET類型、結構和版圖相同但尺寸較小的采樣晶體管，這樣就使得在同一晶片上集成該功率NM0SFET、采樣晶體管及控制電路的方案盛行。圖1是現有技術中的LED驅動電路的一種實現方式，其包括升壓輸出電路和升壓控制電路。所述升壓輸出電路包括依次串聯(lián)于輸入電壓VDD和地之間的電感L1、二極管Dl和電容Cl，以及串聯(lián)在電感LI和二極管Dl的中間節(jié)點和地之間的功率開關麗I (NM0SFET)，所述二極管Dl和電容Cl之間的節(jié)點為輸出節(jié)點Vout。一串或多串WLED (white light emitting diode)和電流反饋電阻Rs—起串聯(lián)在輸出節(jié)點Vout和地之間。所述升壓控制電路包括采樣開關麗SI (NM0SFET)、電流采樣電路和電流?？刂齐娐贰Ｋ霾蓸娱_關麗SI和電流采樣電路共同來采樣所述功率開關麗I上流過的電流并得到所述功率開關MNl的采樣電流。所述電流?？刂齐娐犯鶕β书_關的采樣電流以及電流反饋電阻Rs得到的電流反饋電壓輸出開關控制信號來控制所述功率開關MNl的導通和截止，其中該采樣開關MNSl的導通和截止也由該開關控制信號來控制。在現有技術中，電流采樣電路、采樣開關麗S1、功率開關麗I和電流?？刂齐娐吠ǔ＜稍谕黄希刺摼€框110所包圍的部分。另一方面，該功率開關MNl的導通電阻越大其能量損耗越大(麗I導通時的導通損耗為I2.R，其中I為麗I的導通電流，R為麗I的導通電阻)，這樣導致LED驅動電路的效率較低；同時該功率開關MNl的柵極電容越大，使得LED驅動電路的開關損耗越大(開關損耗為1/2.C.V2.f，其中C為功率開關MNl的柵極電容，V為麗I的柵極電壓擺幅，f為麗I的開關頻率)，也導致LED驅動電路的效率較低。在能將功率開關和控制電路的集成在一起的電路工藝中，目前最先進的技術是采用 BCD(Bipolar CMOS (Complementary Metal Oxide Semiconductor) DM0S)的平面工藝，米用DMOS (Diffused Metal-Oxide Semiconductor)來設計功率開關MNl以期達到較小的導通電阻和柵極電容。但是這樣設計出的功率開關MNl的導通電阻和柵極電容還是較大。因此，有必要提出一種改進的技術方案來解決上述問題。

發(fā)明內容本發(fā)明的目的之一在于提供一種LED驅動電路，其具有效率聞等優(yōu)點。為了實現上述目的，根據本發(fā)明的一方面，本發(fā)明提出一種LED驅動電路，其包括:電感L1、二極管D1、電容Cl、功率開關、采樣開關、電流采樣電路和電流模控制電路，將電流采樣電路和電流?？刂齐娐吩O置于第一晶片中，將功率開關和采樣開關設置于第二晶片中，第二晶片采用垂直溝槽柵工藝制造，第一晶片的制造工藝與第二晶片的不同。進一步的，電感L1、二極管Dl和電容Cl依次串聯(lián)于輸入電壓和地之間，功率開關串聯(lián)在電感LI和二極管Dl的中間節(jié)點和地之間，所述二極管Dl和電容Cl之間的節(jié)點為輸出節(jié)點。進一步的，所述采樣開關和電流采樣電路共同來采樣所述功率開關上流過的電流并得到所述功率開關的采樣電流，所述電流?？刂齐娐犯鶕β书_關的采樣電流以及電流反饋電壓輸出開關控制信號來控制所述功率開關和所述采樣開關的導通和截止。進一步的，所述采樣開關和所述功率開關均是NM0SEFT，所述采樣開關的漏極連接所述電流采樣電路，構成第二晶片的DS壓焊區(qū)，所述采樣開關的柵極與所述功率開關的柵極相連，構成第二晶片的G壓焊區(qū)，并與所述電流?？刂齐娐返妮敵龆讼噙B，所述功率開關的漏極接電感LI和二極管Dl的中間節(jié)點，構成第二晶片的DN壓焊區(qū)，所述采樣開關的漏極與所述功率開關的漏極相連，構成第二晶片的S壓焊區(qū)，并接地。進一步的，第一晶片與第二晶片封裝在一起。

進一步的，所述功率開關和所述采樣開關的結構相同，所述功率開關包括N+襯底，形成于N+襯底上方的N-層，形成于N-層上方的P-阱，自P-阱的上表面向下延伸至N-層內的柵極，半圍繞所述柵極以將所述柵極隔離的柵氧層，自P-阱的上表面向下延伸至P-阱內的N+有源區(qū)和P+有源區(qū)，其中N+有源區(qū)形成功率開關的源極，P+有源區(qū)形成功率開關的襯體連接端，N+襯底形成功率開關的漏極，P+表示P型重摻雜，P-表示P型輕摻雜，N+表示N型重摻雜，N-表示N型輕摻雜，在所述功率開關和所述采樣開關之間形成有DP區(qū)域，所述DP區(qū)域自所述功率開關與所述采樣開關之間的N-層的上表面向下延伸至N+襯底的下表面，隔離N-層和下部的N+層。進一步的，所述柵極的上表面暴露于所述柵氧層外，所述柵氧層為U形，P+有源區(qū)較N+有源區(qū)更遠離所述柵極，在所述柵極的兩側都設置有P+有源區(qū)和N+有源區(qū)，N+有源區(qū)和P+有源區(qū)相鄰接。進一步的，所述功率開關和所述采樣開關的制造過程如下:在N-低摻雜的原始晶圓上注入P型材料以形成DP區(qū)域，產生兩個隔離的N-區(qū)域；在N-低摻雜的晶圓底部除去DP區(qū)域外的部分進行N+注入；經過刻蝕形成的溝槽，氧化產生柵氧層，然后在溝槽淀積多晶硅形成柵極；進行摻雜注入，產生P-阱；進行N+注入，進行P+注入，以形成自P-阱的上表面向下延伸至P-阱內的N+有源區(qū)和P+有源區(qū)。更進一步的，所述DP區(qū)域形成環(huán)形區(qū)域，在環(huán)形的DP區(qū)域內形成所述采樣開關，在環(huán)形的DP區(qū)域外形成所述功率開關。更進一步的，在N-低摻雜的原始晶圓上注入P型材料以形成DP區(qū)域包括:分別從N-低摻雜的原始晶圓的頂層注入和底層注入，最終兩次注入相連以形成所述DP區(qū)域。與現有技術相比，本發(fā)明中的LED驅動電路，將控制電路設置于一塊晶片中，將功率開關和采樣開關設置于另一塊晶片中，并且將兩個晶片封裝在一起，采樣垂直溝槽柵工藝制造功率開關和采樣開關，這樣可以實現成本更低、導通電阻更低且柵極電容更小的功率開關和采樣開關。

為了更清楚地說明本發(fā)明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據這些附圖獲得其它的附圖。其中:圖1為現有技術中的LED驅動電路的電路示意圖；圖2為本發(fā)明中的LED驅動電路在一個實施例中的電路示意圖；圖3為采用垂直溝槽柵工藝制造出的功率開關和采樣開關的結構示意圖；圖4a_4e為采用垂直溝槽柵工藝制造出的功率開關和采樣開關的產品結構變化示意圖；圖5為在一個實施例中，在低摻雜(N-)的原始晶圓上注入DP層后得到的晶圓的俯視圖；和圖6為在另一個實 施例中，在低摻雜(N-)的原始晶圓上注入DP層后得到的晶圓的結構示意圖。
具體實施方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明。本文中的“連接”、“相接”、“接至”等涉及到電性連接的詞均可以表示直接或間接電性連接。此處所稱的“一個實施例”或“實施例”是指可包含于本發(fā)明至少一個實現方式中的特定特征、結構或特性。在本說明書中不同地方出現的“在一個實施例中”并非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。本發(fā)明提出了一種高效的LED驅動電路。在該LED驅動電路中，將控制電路(包括電流采樣電路和電流?？刂齐娐?設置于一塊晶片中，將功率開關和采樣開關設置于另一塊晶片中，并將兩個晶片封裝在一起。特別的，采用垂直溝槽柵工藝來制造功率開關和采樣開關，這樣可以實現成本更低、導通電阻更低且柵極電容更小的功率開關和采樣開關。該LED驅動電路可以用于顯示屏背光系統(tǒng)中。圖2為本發(fā)明中的LED驅動電路在一個實施例中的電路示意圖。如圖2所示，所述LED驅動電路包括電感L1、二極管Dl、電容Cl、功率開關麗1、采樣開關^Sl、電流采樣電路和電流模控制電路。其中，電感L1、二極管Dl和電容Cl依次串聯(lián)于輸入電壓VDD和地之間，功率開關麗I串聯(lián)在電感LI和二極管Dl的中間節(jié)點和地之間，所述二極管Dl和電容Cl之間的節(jié)點為輸出節(jié)點Vout。兩串WLED(white light emitting diode)串聯(lián),之后與電流反饋電阻Rs —起串聯(lián)在輸出節(jié)點Vout和地之間。在其它示例中，也可以只有一串WLED，或更多串WLED0所述采樣開關麗SI和電流采樣電路共同來采樣所述功率開關麗I上流過的電流并得到所述功率開關MNl的采樣電流。所述電流模控制電路根據功率開關的采樣電流以及電流反饋電阻Rs得到的電流反饋電壓輸出開關控制信號來控制所述功率開關MNl的導通和截止，其中該采樣開關MNSl的導通和截止也由該開關控制信號來控制。在圖2中的LED驅動電路中，將電流采樣電路和電流?？刂齐娐吩O置于第一晶片210中，將功率開關麗I和采樣開關麗SI設置于第二晶片220中?？梢詫蓚€晶片封裝在一起，可以節(jié)省一個封裝成本。第一晶片210中采用合適的制造工藝(比如CMOS工藝，Bipolar CMOS工藝或其他現有的適合控制電路的工藝)制造，第二晶片220采用垂直溝槽柵工藝制造。也就是說，第一晶片210和第二晶片220所采用的半導體制造工藝不同。采樣開關麗SI和所述功率開關麗I均為NM0SFET (N型金屬-氧化物-半導體場效應晶體管)。所述采樣開關麗SI的漏極接所述電流采樣電路，構成第二晶片220的DS端(或稱DS壓焊區(qū))。所述采樣開關MNSl的柵極與所述功率開關MNl的柵極相連，構成第二晶片220的G端(或稱G壓焊區(qū))，并與電流模控制電路的輸出端相連。所述功率開關MNl的漏極接電感LI和二極管Dl的中間節(jié)點，構成第二晶片220的DN端(或稱DN壓焊區(qū))。所述采樣開關MNSl的漏極與所述功率開關MNl的漏極相連，構成第二晶片220的S端(或稱S壓焊區(qū))，并接地。這樣，第二晶片220就具有四個壓焊區(qū):S端、G端、DN端、DS端。由于功率開關麗I和采樣開關麗SI采用垂直溝槽柵工藝，這樣可以實現成本更低、導通電阻更低且柵極電容更小的功率開關和采樣開關。然而，為了實現將所述功率開關MNl與所述采樣開關MNSl按照上述需求集成在同一片晶片上，需要對現有的垂直溝槽柵功率MOS工藝進行改進，否則所述功率開關MNl的漏極與所述采樣開關MNSl的漏極無法分離開。圖3為采用垂直溝槽柵工藝制造出的功率開關和采樣開關的結構示意圖。所述第二晶片220包括所述功率開關MNl和所述采樣開關MNSl。所述功率開關MNl與所述采樣開關MNSl結構完全相同，但所述功率開關MNl的尺寸較大，可以由多個小晶體管并聯(lián)組成。如圖3所示，所述功率開關麗I包括N+襯底，形成于N+襯底上方的N-層，形成于N-層上方的P-阱，自P-阱的上表面向下延伸至N-層內的柵極，半圍繞所述柵極(斜線填充區(qū)域)以將所述柵極隔離的柵氧層，自P-阱的上表面向下延伸至P-阱內的N+有源區(qū)和P+有源區(qū)。所述柵極的上表面暴露于所述柵氧層外，所述柵氧層為U形，P+有源區(qū)較N+有源區(qū)更遠離所述柵極，在所述柵極的兩側都設置有P+有源區(qū)和N+有源區(qū)，N+有源區(qū)和P+有源區(qū)相鄰接。其中N+有源區(qū)形成功率開關麗I的源極，P+有源區(qū)形成功率開關MNl的襯體連接端，N+襯底形成功率開關MNl的漏極。P+表示P型重摻雜，P-表示P型輕摻雜，N+表示N型重摻雜，N-表示N型輕摻雜。由于所述采樣開關MNSl與功率開關MNl的結構完全相同，因此不再重復介紹采樣開關MNSl的結構，兩者的連接關系也在上文介紹過，此處不再贅述。
為了使所述功率開關MNl的漏極與所述米樣開關MNSl的漏極分尚開，在所述功率開關麗I和所述采樣開關麗SI之間還形成有將兩個器件隔離的DP區(qū)域(也可以稱為DP層或P型隔離層)，所述DP區(qū)域自所述功率開關麗I與所述采樣開關麗SI之間的N-層的上表面向下延伸至N+襯底的下表面，隔離N-層和N+襯底。當所述采樣開關麗SI與功率開關麗I的柵極電壓大于閾值電壓時，柵極外側的P-區(qū)域靠近柵氧側聚集電子，實現反型，形成溝道，連通所述N+有源區(qū)和N-層，所述采樣開關麗SI與功率開關麗I導通。圖4a_4e為采用垂直溝槽柵工藝制造出的功率開關和采樣開關的產品結構變化示意圖，其示出了各個工藝步驟后得到的半成品以及最終成品。以下結合圖4a_4e具體介紹如圖3所示的第二晶片的制造過程。第一步，在低摻雜(N-)的原始晶圓上注入P型材料以形成DP層，產生兩個隔離的N-區(qū)域，得到圖4a所示的結構。實際注入DP層可以是圍成一個環(huán)形區(qū)域，環(huán)形區(qū)域內為制造所述采樣開關麗SI的區(qū)域，環(huán)形區(qū)域外為制造所述功率開關MNl的區(qū)域。請參考圖5所示，其為在一個實施例中，在低摻雜(N-)的原始晶圓上注入P型材料以形成DP層后得到的晶圓的俯視圖，其中網狀區(qū)域為DP層注入區(qū)域，整個外框表示整個芯片面積。圖5描述的為長方形環(huán)狀DP層，實際設計中可以為正方形環(huán)狀DP層或圓環(huán)形DP層或多邊形DP層，只要形成兩個隔離的N-區(qū)域即可。在一個實施例中，在DP層形成的環(huán)形內形成采樣開關麗SI，在DP層形成的環(huán)形區(qū)域外形成所述功率開關MNl。請參考圖6所示，其為在另一個實施例中，在低摻雜(N-)的原始晶圓上注入DP層后得到的晶圓的結構示意圖。在該實施例中，在低摻雜(N-)的原始晶圓上注入DP層步驟可以分為兩步，即分別從低摻雜(N-)的原始晶圓的頂層注入和底層注入，最終兩次注入相連以形成所述DP層，產生兩個隔離的N-區(qū)域，這樣可以得到厚度更為均勻的DP，并且注入也更為快速和有效，成功率更高。以下以圖4a為例繼續(xù)進行其他后續(xù)步驟描述。第二步，在低摻雜(N-)的原始晶圓底部除去DP區(qū)域外的部分進行N+注入，得到圖4b所示的結構。第三步，經過刻蝕形成的溝槽，氧化產生柵氧層，然后在溝槽淀積多晶硅形成柵極，得到如圖4c所示。第四步，進行摻雜注入，產生P-阱，如圖4d所示。第五步，先進行N+注入，然后進行P+注入，以形成自P-阱的上表面向下延伸至P-阱內的N+有源區(qū)和P+有源區(qū)，如圖4e所示。這樣就形成了圖3中的第二晶片。這里，也可以先進行P+注入，然后進行N+注入。到此為止，基本器件結構已經形成。為了簡化描述，與現有技術完全相同的工藝步驟被省略描述，例如通過刻蝕，濺射金屬產生接觸孔，以便使金屬連接各N+、P+電極或多晶硅柵極；淀積金屬層以便形成互聯(lián)；淀積鈍化層，并刻蝕產生壓焊區(qū)開口(PAD Opening)等。其他各種現有技術中改善器件特性，改善良率的常規(guī)工藝步驟也可以被加入來改善工藝性能，為了簡化描述，此處也省略，這些措施不影響本發(fā)明的適用范圍。綜上所述，本發(fā)明中的LED驅動電路，將控制電路設置于一塊晶片中，將功率開關和采樣開關設置于另一塊晶片中，并且將兩個晶片封裝在一起，采用垂直溝槽柵工藝制造功率開關和采樣開關。其中，所述采樣開關MNSl的漏極接所述電流采樣電路，構成第二晶片220的DS端(或稱DS壓焊區(qū))。所述采樣開關麗SI的柵極與所述功率開關麗I的柵極相連，并構成第二晶片220的G端(或稱G壓焊區(qū))。所述功率開關麗I的漏極接電感LI和二極管Dl的中間節(jié)點，構成第二晶片220的DN端(或稱DN壓焊區(qū))。所述采樣開關麗SI的漏極與所述功率開關MNl的漏極相連，并構成第二晶片220的S端(或稱S壓焊區(qū))。這樣，第二晶片220就具有四個壓焊區(qū):S端、G端、DN端、DS端。在采用垂直溝槽柵工藝制造出的包括功率開關和采樣開關的第二晶片220時，對現有的垂直溝槽柵功率MOS工藝進行改進，以使所述功率開關MNl的漏極與所述采樣開關MNSl的漏極分離開。這樣可以實現成本更低、導通電阻更低且柵極電容更小的功率開關和采樣開關。上述說明已經充分揭露了本發(fā)明的具體實施方式
。需要指出的是，熟悉該領域的技術人員對本發(fā)明的具體實施方式
所做的任何改動均不脫離本發(fā)明的權利要求書的范圍。相應地，本發(fā)明的權利要求的范圍也并不僅僅局限于前述具體實施方式
。
權利要求
1.一種LED驅動電路，其特征在于，其包括:電感L1、二極管D1、電容Cl、功率開關、采樣開關、電流采樣電路和電流?？刂齐娐?， 將電流采樣電路和電流?？刂齐娐吩O置于第一晶片中，將功率開關和采樣開關設置于第二晶片中， 第二晶片采用垂直溝槽柵工藝制造，第一晶片的制造工藝與第二晶片的不同。
2.根據權利要求1所述的LED驅動電路，其特征在于，電感L1、二極管Dl和電容Cl依次串聯(lián)于輸入電壓和地之間，功率開關串聯(lián)在電感LI和二極管Dl的中間節(jié)點和地之間，所述二極管Dl和電容Cl之間的節(jié)點為輸出節(jié)點。
3.根據權利要求1所述的LED驅動電路，其特征在于，所述采樣開關和電流采樣電路共同來采樣所述功率開關上流過的電流并得到所述功率開關的采樣電流，所述電流?？刂齐娐犯鶕β书_關的采樣電流以及電流反饋電壓輸出開關控制信號來控制所述功率開關和所述采樣開關的導通和截止。
4.根據權利要求1-3任一所述的LED驅動電路，其特征在于，所述采樣開關和所述功率開關均是NMOSEFT， 所述采樣開關的漏極連接所述電流采樣電路，構成第二晶片的DS壓焊區(qū)，所述采樣開關的柵極與所述功率開關的柵 極相連，構成第二晶片的G壓焊區(qū)，并與所述電流?？刂齐娐返妮敵龆讼噙B，所述功率開關的漏極接電感LI和二極管Dl的中間節(jié)點，構成第二晶片的DN壓焊區(qū)，所述采樣開關的漏極與所述功率開關的漏極相連，構成第二晶片的S壓焊區(qū)，并接地。
5.根據權利要求4所述的LED驅動電路，其特征在于，第一晶片與第二晶片封裝在一起。
6.根據權利要求4所述的LED驅動電路，其特征在于，所述功率開關和所述采樣開關的結構相同， 所述功率開關包括N+襯底，形成于N+襯底上方的N-層，形成于N-層上方的P-阱，自P-阱的上表面向下延伸至N-層內的柵極，半圍繞所述柵極以將所述柵極隔離的柵氧層，自P-阱的上表面向下延伸至P-阱內的N+有源區(qū)和P+有源區(qū)，其中N+有源區(qū)形成功率開關的源極，P+有源區(qū)形成功率開關的襯體連接端，N+襯底形成功率開關的漏極，P+表示P型重摻雜，P-表不P型輕摻雜，N+表不N型重摻雜，N-表不N型輕摻雜， 在所述功率開關和所述采樣開關之間形成有DP區(qū)域，所述DP區(qū)域自所述功率開關與所述采樣開關之間的N-層的上表面向下延伸至N+襯底的下表面，隔離N-層和下部的N+層。
7.根據權利要求6所述的LED驅動電路，其特征在于，所述柵極的上表面暴露于所述柵氧層外，所述柵氧層為U形，P+有源區(qū)較N+有源區(qū)更遠離所述柵極，在所述柵極的兩側都設置有P+有源區(qū)和N+有源區(qū)，N+有源區(qū)和P+有源區(qū)相鄰接。
8.根據權利要求6所述的LED驅動電路，其特征在于，所述功率開關和所述采樣開關的制造過程如下: 在N-低摻雜的原始晶圓上注入P型材料以形成DP區(qū)域，產生兩個隔離的N-區(qū)域； 在N-低摻雜的晶圓底部除去DP區(qū)域外的部分進行N+注入； 經過刻蝕形成的溝槽，氧化產生柵氧層，然后在溝槽淀積多晶硅形成柵極；進行摻雜注入，產生P-阱； 進行N+注入，進行P+注入，以形成自P-阱的上表面向下延伸至P-阱內的N+有源區(qū)和P+有源區(qū)。
9.根據權利要求8所述的LED驅動電路，其特征在于，所述DP區(qū)域形成環(huán)形區(qū)域，在環(huán)形的DP區(qū)域內形成所述采樣開關，在環(huán)形的DP區(qū)域外形成所述功率開關。
10.根據權利要求 8的所述的LED驅動電路，其特征在于，在N-低摻雜的原始晶圓上注入P型材料以形成DP區(qū)域包括:分別從N-低摻雜的原始晶圓的頂層注入和底層注入，最終兩次注入相連以形成所述DP區(qū)域。
全文摘要
本發(fā)明提供一種LED驅動電路，其包括電感L1、二極管D1、電容C1、功率開關、采樣開關、電流采樣電路和電流模控制電路，將電流采樣電路和電流?？刂齐娐吩O置于第一晶片中，將功率開關和采樣開關設置于第二晶片中，第二晶片采用垂直溝槽柵工藝制造，第一晶片的制造工藝與第二晶片的不同。與現有技術相比，本發(fā)明中的LED驅動電路，將控制電路設置于一塊晶片中，將功率開關和采樣開關設置于另一塊晶片中，并且將兩個晶片封裝在一起，采樣垂直溝槽柵工藝制造功率開關和采樣開關，這樣可以實現成本更低、導通電阻更低且柵極電容更小的功率開關和采樣開關。
文檔編號H05B37/02GK103152944SQ201310068470
公開日2013年6月12日 申請日期2013年3月4日 優(yōu)先權日2013年3月4日
發(fā)明者王釗 申請人:無錫中星微電子有限公司