非對稱雙向傳輸裝置及其切換系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)一種雙向傳輸裝置，特別是一種非對稱雙向傳輸裝置。
【背景技術(shù)】
[0002]圖1為傳統(tǒng)對稱性雙向傳輸?shù)募軜?gòu)，主要包含有主裝置180以及與其耦接的多個子裝置190、195。主裝置180更包含振蕩器99，多個鎖相回路(phase lock loop，PLL)21、40及41，多個傳輸模塊30、31、50及51，以及多個接收模塊32、33、52及53。子裝置190包含接收模塊60及61，傳輸模塊62及63，以及鎖相回路22。其中子裝置190中的接收模塊60通過第一傳輸媒介110與主裝置180中的傳輸模塊30耦接，接收模塊61通過第二傳輸媒介111與傳輸模塊31耦接，傳輸模塊62通過第三傳輸媒介112與接收模塊32耦接，以及傳輸模塊63通過第四傳輸媒介113與接收模塊33耦接。同樣地，子裝置195包含接收模塊70和71、傳輸模塊72和73，以及鎖相回路23。其中接收模塊70通過第一傳輸媒介160與傳輸模塊50耦接，接收模塊71通過第二傳輸媒介161與傳輸模塊51耦接，傳輸模塊72通過第三傳輸媒介162與接收模塊52耦接，以及傳輸模塊73通過第四傳輸媒介163與接收模塊53耦接。
[0003]在主裝置180中，振蕩器99產(chǎn)生振蕩信號至鎖相回路21，進而令鎖相回路21產(chǎn)生第一時脈信息320。傳輸模塊30及50分別接收第一時脈信息320,并分別據(jù)以產(chǎn)生傳輸時脈。由傳輸模塊30和50所產(chǎn)生的傳輸時脈分別通過第一傳輸媒介110及160傳輸至接收模塊60和70。傳輸模塊31和51接收第一時脈信息320并分別通過第二傳輸媒介111及161傳輸數(shù)據(jù)至接收模塊61及71。
[0004]在子裝置190及195中，鎖相回路22及23分別從接收模塊60及70接收傳輸時脈并據(jù)以產(chǎn)生第二時脈信息220。接收模塊61及71依據(jù)第二時脈信息220分別通過第二傳輸媒介111及161接收傳輸數(shù)據(jù)。此外，傳輸模塊62及72接收反向數(shù)據(jù)及第二時脈信息220，并分別通過第三傳輸通道112及162將反向數(shù)據(jù)傳送至接收模塊32和52。類似地，傳輸模塊63及73分別接收第二時脈信息220并據(jù)以產(chǎn)生反向時脈。反向時脈通過第四傳輸媒介113及163被傳送至接收模塊33及53。
[0005]鎖相回路40及41分別接收由接收模塊33及53傳來的反向時脈，并分別產(chǎn)生第三時脈信息至接收模塊32及52，以使接收模塊32及52能夠根據(jù)第三時脈信息經(jīng)由第三傳輸媒介112和162接收反向數(shù)據(jù)。
[0006]傳統(tǒng)上來說，在矩陣系統(tǒng)架構(gòu)下，其主裝置和子裝置會具有多個輸入/輸出(input/output, I/O),用以控制全雙工數(shù)據(jù)傳輸，輸入/輸出可利用芯片例如特定應(yīng)用集成電路(applicat1n-specific integrated circuit, ASIC)或可編程邏輯門陣列(field-programmable gate array, FPGA)來實現(xiàn)。然而，當(dāng)FPGA被用作矩陣系統(tǒng)中的芯片時，矩陣系統(tǒng)中的I/O數(shù)量會因為FPGA的有限資源(例如鎖相回路的數(shù)量)而有所限制。舉例來說，一個16X16的矩陣系統(tǒng)中，主裝置需要32個鎖相回路，但是要找到具有足夠數(shù)量的鎖相回路的FPGA確不容易，即便真的存在這類型的FPGA，其用來發(fā)展主裝置的成本必然非?？捎^。
[0007]因此，ASIC成為了另一種選擇。ASIC為傳統(tǒng)可以客制化的芯片，可以按照設(shè)計者的需求來規(guī)畫。但是，即便使用者能夠設(shè)計出具有足夠數(shù)量鎖相回路的ASIC芯片，其費用也相當(dāng)高。

【發(fā)明內(nèi)容】

[0008]有鑒于此，本發(fā)明的一目的在于提供一種非對稱雙向傳輸裝置，包含主裝置及至少一子裝置。主裝置包含第一鎖相回路及耦接于第一鎖相回路的主收發(fā)模塊，子裝置耦接于主裝置，具有子收發(fā)模塊。其中，主收發(fā)模塊通過第一傳輸通道傳輸時脈信號至子收發(fā)模塊，通過第二傳輸通道傳輸?shù)谝粩?shù)據(jù)信號至子收發(fā)模塊，以及通過第三傳輸通道接收由子收發(fā)模塊回傳的第二數(shù)據(jù)信號；以及其中第一鎖相回路提供傳輸時脈信號、傳輸?shù)谝粩?shù)據(jù)信號以及擷取第二數(shù)據(jù)信號時所需的第一時脈。
[0009]本發(fā)明的另一目的在于提供一種具非對稱雙向傳輸裝置的切換系統(tǒng)，包含主裝置及與其耦接的至少一子裝置。主裝置包含:第一鎖相回路；至少一封包產(chǎn)生器，每一封包產(chǎn)生器用以輸出至少一封包信息；陣列切換模塊，與至少一封包產(chǎn)生器耦接，陣列切換模塊用以將至少一串流數(shù)據(jù)輸出給至少一封包產(chǎn)生器以轉(zhuǎn)換成至少一封包信息；以及至少一個主收發(fā)模塊，耦接于第一鎖相回路以及至少一封包產(chǎn)生器，每一主收發(fā)模塊將至少一封包信息轉(zhuǎn)換成第一數(shù)據(jù)信號。每一子裝置分別與其中的一主收發(fā)模塊相耦接，每一子裝置具有一子收發(fā)模塊；其中主收發(fā)模塊通過第一傳輸通道傳輸時脈信號至子收發(fā)模塊，通過第二傳輸通道傳輸?shù)谝粩?shù)據(jù)信號至子收發(fā)模塊，將第一數(shù)據(jù)信號轉(zhuǎn)換成至少一封包信息，以及通過第三傳輸通道接收由子收發(fā)模塊回傳的第二數(shù)據(jù)信號。其中第一鎖相回路提供傳輸時脈信號、傳輸?shù)谝粩?shù)據(jù)信號以及擷取第二數(shù)據(jù)信號所需的第一時脈。
【附圖說明】
[0010]圖1為傳統(tǒng)雙向傳輸架構(gòu)方塊圖。
圖2為本發(fā)明的一實施例方塊圖。
圖3A及3B為本發(fā)明相位校調(diào)的一實施例示意圖。
圖4為本發(fā)明的另一實施例方塊圖。
圖5為本發(fā)明的另一實施例方塊圖。
圖6為本發(fā)明的另一實施例方塊圖。
【符號說明】
I?4串流數(shù)據(jù)5封包產(chǎn)生器
6?9串流數(shù)據(jù)10封包產(chǎn)生器
11?14串流數(shù)據(jù)15封包粹取器
16?19串流數(shù)據(jù)20封包粹取器
21 (第一)鎖相回路22 (第二)鎖相回路
23鎖相回路30 (第一)傳輸模塊
31 (第二)傳輸模塊32 (第一)接收模塊
33接收模塊30a輸出串行/解串行器 31a輸出串行/解串行器31b傳輸模塊
31c傳輸模塊32a輸入串行/解串行器
32b接收模塊32c接收模塊
40鎖相回路41鎖相回路
50傳輸模塊51傳輸模塊
52接收模塊53接收模塊
50a輸出串行/解串行器51a輸出串行/解串行器
52a輸入串行/解串行器60接收模塊
61接收模塊62傳輸模塊
63傳輸模塊60a輸入串行/解串行器
61a輸入串行/解串行器62a輸出串行/解串行器
61b接收模塊61c接收模塊
62b傳輸模塊62c傳輸模塊
70接收模塊71接收模塊
72傳輸模塊73傳輸模塊
70a輸入串行/解串行器71a輸入串行/解串行器
72a輸出串行/解串行器80子封包產(chǎn)生器
81?84串流數(shù)據(jù)85子封包粹取器
86?89串流數(shù)據(jù)99振蕩器
110第一傳輸通道(媒介)111第二傳輸通道(媒介)
112第三傳輸通道(媒介)113第四傳輸媒介
Illa傳輸通道Illb傳輸通道
112a傳輸通道112b傳輸通道
160第一傳輸通道(媒介)161第二傳輸通道(媒介)
162第三傳輸通道(媒介)163第四傳輸媒介
180主裝置180a主收發(fā)模塊
180η主收發(fā)模塊190子裝置
190a子收發(fā)模塊195子裝置
195a子收發(fā)模塊220第二時脈
221基本時脈222輸入/輸出時脈
320第一時脈321基本時脈 322輸入/輸出時脈
【具體實施方式】
[0011]以下將以圖式配合文字敘述揭露本發(fā)明的多個實施方式，為明確說明起見，許多實務(wù)上的細節(jié)將在以下敘述中一并說明。然而，應(yīng)了解到，這些實務(wù)上的細節(jié)不應(yīng)用以限制本發(fā)明。此外，為簡化圖式起見，一些傳統(tǒng)的結(jié)構(gòu)與元件在圖式中將以簡單示意的方式繪出。
[0012]請參照圖2，圖2為本發(fā)明的非對稱雙向傳輸裝置的實施例方塊圖。具有主裝置180及與其耦接的子裝置190。在一實施例中，該非對稱雙向傳輸裝置可以用于信號延伸裝置，例如:KVM信號延伸裝置或者是影像延伸裝置等，但不以此為限制。于此實施例中，僅以一個子裝置190為例，但不以此為限，在其他實施例中，主裝置180也可以耦接多個子裝置。此外，須說明的是，主裝置180與子裝置190可以設(shè)置于電路板上不同的位置，也可以將其整合后設(shè)置于電路板上；在其他實施例中，主裝置180與子裝置190也可以設(shè)置于不同的電路板上，并且可通過雙絞線電纜、連接器、金手指或軟性電路板互相耦接。
[0013]請繼續(xù)參照圖2，主裝置180包含主收發(fā)模塊180a、與主收發(fā)模塊180a耦接的第一鎖相回路(phase lock loop, PLL) 21,以及稱接于第一鎖相回路21的振蕩器99 ;子裝置190，在一實施例中，包含子收發(fā)模塊190a及與其耦接的第二鎖相回路22。主收發(fā)模塊180a包含第一傳輸模塊30、第二傳輸模塊31及第一接收模塊32 ;子收發(fā)模塊190a包含第二接收模塊60、第三接收模塊61及第三傳輸模塊62。其中第一傳輸模塊30通過第一傳輸通道110與第二接收模塊60