一種用于rfid安全芯片的乘法器及實(shí)現(xiàn)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)字信號(hào)處理技術(shù)領(lǐng)域，尤其涉及一種用于RFID安全芯片的乘法器及實(shí)現(xiàn)方法。
【背景技術(shù)】
[0002]公鑰密碼體制解決了對(duì)稱密碼體制中密鑰更新和密鑰傳輸?shù)劝踩珕?wèn)題，因此得以在信息安全領(lǐng)域得到廣泛的應(yīng)用，以保證信息傳輸?shù)臋C(jī)密性，完整性以及對(duì)通信雙方之間的簽名和驗(yàn)證。RSA算法和橢圓曲線密碼體制ECC由于算法的安全性和實(shí)現(xiàn)的穩(wěn)定性已廣泛應(yīng)用于信心安全產(chǎn)業(yè)中。RSA和ECC算法大多已硬件協(xié)處理器的方式實(shí)現(xiàn)，并集成到智能卡、U盾等安全芯片中。硬件實(shí)現(xiàn)RSA和ECC需要解決快速實(shí)現(xiàn)大數(shù)模乘運(yùn)算這一關(guān)鍵問(wèn)題。蒙哥馬利模乘算法將復(fù)雜的模乘操作轉(zhuǎn)換成簡(jiǎn)單的家紡和移位運(yùn)算，因而特別適合于硬件實(shí)現(xiàn)。而蒙哥馬利模乘的核心在于高速并行乘法器設(shè)計(jì)。
[0003]并行乘法器主要由三部分組成:(I)部分積產(chǎn)生電路；(2)部分積壓縮樹；(3)最終進(jìn)位傳播加法器。采用華萊士樹結(jié)構(gòu)的部分積壓縮器采用進(jìn)位保留的方式壓縮，將部分積產(chǎn)生電路所產(chǎn)生的部分積快速壓縮成2個(gè)部分積。傳統(tǒng)的華萊士壓縮樹由3-2壓縮器或者4-2壓縮器組成，當(dāng)部分積數(shù)量較多時(shí)，這種類型的壓縮樹架構(gòu)的優(yōu)勢(shì)受到限制，存在組合邏輯關(guān)鍵路徑較長(zhǎng)和延時(shí)較大的問(wèn)題，從而導(dǎo)致的安全芯片工作速度難以繼續(xù)提升。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種用于射頻識(shí)別(Rad1Frequency Identificat1n，RFID)安全芯片的乘法器及實(shí)現(xiàn)方法，可以降低乘法器壓縮樹關(guān)鍵路徑和延時(shí)，提尚安全芯片的運(yùn)彳丁速度。
[0005]為了解決上述問(wèn)題，本發(fā)明提出了一種用于RFID安全芯片的乘法器，所述乘法器包括:
[0006]部分積產(chǎn)生電路，用于產(chǎn)生部分積，并將所述部分積輸入到壓縮電路；
[0007]壓縮電路，用于接收部分積產(chǎn)生電路所產(chǎn)生的部分積，對(duì)部分積壓縮處理獲得壓縮后的臨時(shí)變量，并將臨時(shí)變量輸入到進(jìn)位傳播加法器；
[0008]進(jìn)位傳播加法器，用于對(duì)所述臨時(shí)變量進(jìn)行壓縮處理，并獲得乘法結(jié)果。
[0009]優(yōu)選地，所述壓縮電路包括:
[0010]第一級(jí)壓縮電路，用于接收所述部分積產(chǎn)生電路所產(chǎn)生的部分積，并對(duì)所述部分積進(jìn)行壓縮處理，獲得第一臨時(shí)變量，并將所述第一臨時(shí)變量輸入到第二級(jí)壓縮電路；
[0011]第二級(jí)壓縮電路；用于接收所述第一臨時(shí)變量，并對(duì)所述第一臨時(shí)變量進(jìn)行壓縮處理，獲得第二臨時(shí)變量，并將所述第二臨時(shí)變量輸入到第三級(jí)壓縮電路；
[0012]第三級(jí)壓縮電路，用于接收所述第二臨時(shí)變量，并對(duì)所述第二臨時(shí)變量進(jìn)行壓縮處理，獲得第三臨時(shí)變量，并將所述第三臨時(shí)變量輸入到第四級(jí)壓縮電路；
[0013]第四級(jí)壓縮電路，用于接收所述第三臨時(shí)變量，并對(duì)所述第三臨時(shí)變量進(jìn)行壓縮處理，獲得中間數(shù)據(jù)，并將所述中間數(shù)據(jù)輸入到所述進(jìn)位傳播加法器。
[0014]優(yōu)選地，所述部分積產(chǎn)生電路用于產(chǎn)生36項(xiàng)部分積。
[0015]優(yōu)選地，所述第一級(jí)壓縮電路由9個(gè)4-2壓縮器組成，用于將所述36項(xiàng)部分積壓縮成18個(gè)臨時(shí)變量，并將18個(gè)臨時(shí)變量輸入到第二級(jí)壓縮電路。
[0016]優(yōu)選地，所述第二級(jí)壓縮電路由4個(gè)4-2壓縮器組成，用于將所述第一級(jí)壓縮電路所壓縮成的18個(gè)臨時(shí)變量中的16個(gè)臨時(shí)變量壓縮成8個(gè)臨時(shí)變量，并將8個(gè)臨時(shí)變量輸入到第三級(jí)壓縮電路。
[0017]優(yōu)選地，所述第三級(jí)壓縮電路由2個(gè)5-2壓縮器組成，用于將所述第二級(jí)壓縮電路所壓縮成的8個(gè)臨時(shí)變量和所述第一級(jí)壓縮電路所壓縮成的18個(gè)臨時(shí)變量中剩余的2個(gè)臨時(shí)變量壓縮成4個(gè)臨時(shí)變量，并將4個(gè)臨時(shí)變量輸入到第四級(jí)壓縮電路。
[0018]優(yōu)選地，所述第四級(jí)壓縮電路由I個(gè)4-2壓縮器組成，用于將所述第三級(jí)壓縮電路所壓縮成的4個(gè)臨時(shí)變量壓縮成2個(gè)中間數(shù)據(jù)，并將2個(gè)中間數(shù)據(jù)輸入到所述進(jìn)位傳播加法器。
[0019]相應(yīng)地，本發(fā)明還提供一種用于RFID安全芯片的乘法器的實(shí)現(xiàn)方法，所述方法包括:
[0020]產(chǎn)生部分積，并將所述部分積輸入到壓縮電路；
[0021]所述壓縮電路接收部分積產(chǎn)生電路所產(chǎn)生的部分積，對(duì)部分積壓縮處理獲得壓縮后的臨時(shí)變量，并將臨時(shí)變量輸入到進(jìn)位傳播加法器；
[0022]所述進(jìn)位傳播加法器對(duì)所述臨時(shí)變量進(jìn)行壓縮處理，并獲得乘法結(jié)果。
[0023]優(yōu)選地，所述壓縮電路接收部分積產(chǎn)生電路所產(chǎn)生的部分積，對(duì)部分積壓縮處理獲得壓縮后的臨時(shí)變量，并將臨時(shí)變量輸入到進(jìn)位傳播加法器的步驟包括:
[0024]第一級(jí)壓縮電路接收所述部分積產(chǎn)生電路所產(chǎn)生的部分積，并對(duì)所述部分積進(jìn)行壓縮處理，獲得第一臨時(shí)變量，并將所述第一臨時(shí)變量輸入到第二級(jí)壓縮電路；
[0025]所述第二級(jí)壓縮電路接收所述第一臨時(shí)變量，并對(duì)所述第一臨時(shí)變量進(jìn)行壓縮處理，獲得第二臨時(shí)變量，并將所述第二臨時(shí)變量輸入到第三級(jí)壓縮電路；
[0026]所述第三級(jí)壓縮電路接收所述第二臨時(shí)變量，并對(duì)所述第二臨時(shí)變量進(jìn)行壓縮處理，獲得第三臨時(shí)變量，并將所述第三臨時(shí)變量輸入到第四級(jí)壓縮電路；
[0027]所述第四級(jí)壓縮電路接收所述第三臨時(shí)變量，并對(duì)所述第三臨時(shí)變量進(jìn)行壓縮處理，獲得中間數(shù)據(jù)，并將所述中間數(shù)據(jù)輸入到所述進(jìn)位傳播加法器。
[0028]在本發(fā)明實(shí)施例中，通過(guò)混合壓縮樹減少樹型結(jié)構(gòu)中的求和級(jí)數(shù)，可以降低乘法器壓縮樹關(guān)鍵路徑，減小電路延時(shí)，提高安全芯片的運(yùn)行速度，適合于集成到智能卡芯片的RSA或者ECC協(xié)處理器中，以提高協(xié)處理器的工作速度。
【附圖說(shuō)明】
[0029]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其它的附圖。
[0030]圖1是本發(fā)明實(shí)施例的用于RFID安全芯片的乘法器的結(jié)構(gòu)組成示意圖；
[0031]圖2是本發(fā)明的用于RFID安全芯片的乘法器的另一實(shí)施例的結(jié)構(gòu)組成示意圖；
[0032]圖3是本發(fā)明實(shí)施例中乘法器的混合型壓縮樹的架構(gòu)示意圖；
[0033]圖4是本發(fā)明實(shí)施例中內(nèi)嵌本壓縮樹的乘法器的架構(gòu)示意圖；
[0034]圖5是本發(fā)明實(shí)施例的用于RFID安全芯片的乘法器的實(shí)現(xiàn)方法的流程示意圖。
【具體實(shí)施方式】
[0035]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0036]圖1是本發(fā)明實(shí)施例的用于RFID安全芯片的乘法器的結(jié)構(gòu)組成示意圖，如圖1所示，該乘法器包括:
[0037]部分積產(chǎn)生電路I，用于產(chǎn)生部分積，并將部分積輸入到壓縮電路；
[0038]壓縮電路2，用于接收部分積產(chǎn)生電路I所產(chǎn)生的部分積，對(duì)部分積壓縮處理獲得壓縮后的臨時(shí)變量，并將臨時(shí)變量輸入到進(jìn)位傳播加法器3;
[0039]進(jìn)位傳播加法器3，用于對(duì)臨時(shí)變量進(jìn)行壓縮處理，并獲得乘法結(jié)果。
[0040]圖2示出了本發(fā)明的乘法器的另一實(shí)施例的結(jié)構(gòu)組成，如圖2所示，壓縮電路2進(jìn)一步包括:
[0041]第一級(jí)壓縮電路20，用于接收部分積產(chǎn)生電路所產(chǎn)生的部分積，并對(duì)部分積進(jìn)行壓縮處理，獲得第一臨時(shí)變量，并將第一臨時(shí)變量輸入到第二級(jí)壓縮電路21;
[0042]第二級(jí)壓縮電路21;用于接收第一臨時(shí)變量，并對(duì)第一臨時(shí)變量進(jìn)行壓縮處理，獲得第二臨時(shí)變量，并將第二臨時(shí)變量輸入到第三級(jí)壓縮電路22;
[0043]第三級(jí)壓縮電路22，用于接收第二臨時(shí)變量，并對(duì)第二臨時(shí)變量進(jìn)行壓縮處理，獲得第三臨時(shí)變量，并將第三臨時(shí)變量輸入到第四級(jí)壓縮電路23;
[0044]第四級(jí)壓縮電路23，用于接收第三臨時(shí)變量，并對(duì)第三臨時(shí)變量進(jìn)行壓縮處理，獲得中間數(shù)據(jù)，并將中間數(shù)據(jù)輸入到進(jìn)位傳播加法器3。
[0045]下面結(jié)合圖3、圖4對(duì)本發(fā)明實(shí)施例的乘法器進(jìn)行進(jìn)一步說(shuō)明。
[0046]乘法器中的混合型壓縮樹的架構(gòu)如圖2所示，該壓縮樹由4-2和5-2壓縮器混合構(gòu)成，一共有4級(jí)壓縮電路，第I，2，4級(jí)壓縮電路由4-2壓縮器組成，而第3級(jí)壓縮電路則由5-2壓縮器組成，這種混合設(shè)計(jì)的主要目的在于降低壓縮樹的關(guān)鍵路徑。4-2壓縮器具有2級(jí)全加器延時(shí)，其功能是將4項(xiàng)部分積壓縮成2項(xiàng)臨時(shí)變量。而5-2壓縮器具有3級(jí)全加器延時(shí)，其功能是講5項(xiàng)部分積壓縮成3項(xiàng)臨時(shí)變量。壓縮樹其輸入端為來(lái)自于并行乘法器的部分積產(chǎn)生電路所產(chǎn)生36項(xiàng)部分積，輸出端為壓縮后的2項(xiàng)結(jié)果C和S，并輸出到下一級(jí)的進(jìn)位傳播加法器中。
[0047]具體實(shí)施中，第一級(jí)壓縮電路20由9個(gè)4-2壓縮器組成，用于將36項(xiàng)部分積壓縮成18個(gè)臨時(shí)變量，并將18個(gè)臨時(shí)變量輸入到第二級(jí)壓縮電路21。
[0048]第二級(jí)壓縮電路21由4個(gè)4-2壓縮器組成，用于將第一級(jí)壓縮電路20所壓縮成的18個(gè)臨時(shí)變量中的16個(gè)臨時(shí)變量壓縮成8個(gè)臨時(shí)變量，并將8個(gè)臨時(shí)變量輸入到第三級(jí)壓縮電路22。
[0049]第三級(jí)壓縮電路22由2個(gè)5-2壓縮器組成，用于將第二級(jí)壓縮電路21所壓縮成的8個(gè)臨時(shí)變量和第一級(jí)壓縮電路所壓縮成的18個(gè)臨時(shí)變量中剩余的2個(gè)臨時(shí)變量壓縮成4個(gè)臨時(shí)變量，并將4個(gè)臨時(shí)變量輸入到第四級(jí)