傳感器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及從外部供給電源的傳感器件，特別涉及對于電源線中發(fā)生的負浪涌具有抗破壞性和抗誤動作性的傳感器件。
【背景技術(shù)】
[0002]電源線中發(fā)生了負浪涌或電壓變動的情況下，向負載電路供給的供給電壓變負，負載電路中流動逆電流，有時發(fā)生損壞。作為針對這樣的技術(shù)問題的現(xiàn)有技術(shù)，有專利文獻I中記載的技術(shù)。
[0003 ]專利文獻I中記載的技術(shù)，是在電源與負載電路之間設(shè)置P型FET，對向負載電路供給的供給電壓進行電阻分壓，將其中點電壓輸入P型FET的柵極的方案。輸入側(cè)的極性正常連接的情況下，P型FET成為導通(ON)狀態(tài)，對負載電路供給電源電壓，輸入側(cè)的極性反向連接的情況下，P型FET成為截止(OFF)狀態(tài)，進行保護使得不對負載電路施加反向極性電壓。
[0004]專利文獻I:日本特開2000-341848號公報

【發(fā)明內(nèi)容】

[0005]發(fā)明要解決的技術(shù)問題
[0006]但是，近年來成本降低的要求正在提高，需要使設(shè)置在導體芯片外的保護電路簡化。該情況下，與以往相比在電源線中發(fā)生持續(xù)較長時間的負浪涌或電壓降低。負載電路側(cè)的電壓不足P型FET的閾值電壓時，P型FET截止，負載電路中蓄積的電荷不再經(jīng)P型FET向電源側(cè)放電。但是，該狀態(tài)之后負浪涌仍持續(xù)的情況下，負載電路中蓄積的電荷經(jīng)分壓電阻的放電持續(xù)，最終蓄積的電荷被完全放電。這樣，負載電路被復位，因此有可能發(fā)生輸出異常值或重新起動動作等誤動作。
[0007]本發(fā)明是鑒于上述情況而完成的，其目的在于提供一種即使在電源線中發(fā)生了持續(xù)較長時間的負浪涌或電壓降低的情況下也抑制負載電路中的電壓降低、抗誤動作性高的傳感器件。
[0008]解決技術(shù)問題的技術(shù)方案
[0009]為了達成上述目的，本發(fā)明的傳感器件的特征在于，包括:電特性與物理量相應(yīng)地變化的傳感元件;對所述傳感元件的輸出信號進行處理的信號處理電路;位于電源端子與所述信號處理電路之間的晶體管元件;將所述晶體管元件的漏極與柵極連接或者將所述晶體管元件的集電極與基極連接的電阻體;和將所述晶體管元件的柵極或基極與GND連接的、具有閾值電壓的元件，所述元件在向所述信號處理電路供給的供給電壓低于所述閾值電壓的情況下，限制從所述電阻體向G ND的方向流動的電流。
[0010]發(fā)明效果
[0011]根據(jù)本發(fā)明，能夠提供一種即使在電源線中發(fā)生了持續(xù)較長時間的負浪涌或電壓降低的情況下也能夠抑制負載電路中的電壓降低的、抗誤動作性高的傳感器件。
【附圖說明】
[0012]圖1是第一實施例的傳感器件的結(jié)構(gòu)。
[0013]圖2是第二實施例的傳感器件的結(jié)構(gòu)。
[0014]圖3是第三實施例的傳感器件的結(jié)構(gòu)。
[0015]圖4是第四實施例的傳感器件的結(jié)構(gòu)。
[0016]圖5是第五實施例的傳感器件的結(jié)構(gòu)。
[0017]圖6是本發(fā)明技術(shù)中的施加負浪涌時的內(nèi)部電源電壓變動波形例。
[0018]圖7是現(xiàn)有結(jié)構(gòu)中的施加負浪涌時的內(nèi)部電源電壓變動波形例。
[0019]圖8是現(xiàn)有的傳感器件的結(jié)構(gòu)。
[0020]圖9是第五實施例的傳感器件的應(yīng)用例。
[0021]圖10是第五實施例的傳感器件的應(yīng)用例。
【具體實施方式】
[0022]以下參考【附圖說明】本發(fā)明的實施方式。
[0023]用圖1、6、7、8說明本發(fā)明的第一實施例的傳感器件。圖1表示第一實施例的傳感器件的結(jié)構(gòu)。圖6表示本發(fā)明技術(shù)中的施加負浪涌時的內(nèi)部電源電壓變動波形例。圖7表示現(xiàn)有結(jié)構(gòu)中的施加負浪涌時的內(nèi)部電源電壓變動波形例。圖8表示現(xiàn)有的傳感器件的結(jié)構(gòu)。
[0024]用圖1說明第一實施例中的傳感器件的結(jié)構(gòu)。
[0025]第一實施例中的傳感器件I包括供給電壓Vb的電源端子2、GND端子3、發(fā)生與物理量相應(yīng)的電信號的傳感元件20、對向傳感元件20的電源供給和來自傳感元件20的輸出信號進行處理的傳感器電路10。傳感器電路10包括對來自傳感元件20的輸出信號進行處理的信號處理電路11、位于電源端子2與信號處理電路11之間的P型場效應(yīng)晶體管(此后稱為PM0S)
12、將PMOS12的漏極與柵極連接的電阻14和將PMOS12的柵極與GND連接的PMOS13。PMOS13的柵極和漏極與GND連接，源極與PM0S12的柵極連接。PM0S13具有閾值電壓Vthl，PM0S13的源極電壓大于閾值電壓Vthl的情況下，PM0S13導通。
[0026]用圖1和圖7說明第一實施例中的傳感器件的動作。
[0027]通常時，PM0S13的源極電壓大于閾值電壓Vthl，所以PM0S13導通，電流Is從PM0S12的漏極經(jīng)P M O S13流向G N D。與P M O S13的導通電阻相比電阻14的電阻值充分大的情況下，PM0S12成為導通狀態(tài)，電源端子2與信號處理電路11導通。然后，從電源端子2對處理電路11供給供給電壓Vs。第一實施例中的傳感器件I采用通常時經(jīng)PM0S12對信號處理電路11供給電源電壓的結(jié)構(gòu)，PM0S12與寄生二極管相比電壓降小，所以能夠不依賴于溫度地對處理電路11供給穩(wěn)定的供給電壓Vs。
[0028]另一方面，供給電壓Vs因負浪涌等而異常降低的情況下，在PM0S13的源極電壓成為閾值電壓Vth I的時刻，PMOS13自發(fā)地截止。因PMOS13截止，PMOS13中流動的電流I s停止，所以PM0S12的柵極與漏極成為相同電位。因此，即使PM0S12的源極電壓相對于PM0S12的漏極電壓向負側(cè)變動，PMOS12也不會導通，信號處理電路11中蓄積的電荷被維持。在PMOS13的源極電壓成為閾值電壓Vthl的時刻，PMOSl 3自發(fā)地截止，所以能夠使PMOSl 2可靠地截止。
[0029]PM0S13在源極電壓成為閾值電壓Vthl的時刻截止，用PM0S13限制電流Is的流動。因此，即使發(fā)生了較長時間的負浪涌等，也能夠防止處理電路中蓄積的電荷經(jīng)電阻14完全放電。處理電路11的供給電壓Vs被維持在閾值電壓Vth附近，所以通過將閾值電壓Vth設(shè)定為處理電路11中設(shè)置的存儲器的存儲信息以上的電壓值，能夠防止傳感器件的誤動作。
[0030 ] 其中，為了防止PMOS12、PMOS13的動作延遲，優(yōu)選將PMOS12的阱和PMOS13的阱與供給電壓Vs側(cè)的節(jié)點連接而使各阱的電壓穩(wěn)定化。因此，PMOS12的阱與漏極連接，PMOS13的阱與源極連接。
[0031]與此相對，用圖8和圖9說明現(xiàn)有結(jié)構(gòu)中的傳感器件的動作?，F(xiàn)有結(jié)構(gòu)中，電源電壓Vb不足PM0S12的閾值電壓Vth2時，PM0S12截止，但供給電壓Vs此時降低至Vth2程度。之后，?目號處理電路11中蓄積的電荷經(jīng)電阻14a、14b持續(xù)放電，最終失去所有電荷。因此，不能夠維持供給電壓Vs，有可能導致傳感器件的誤動作。
[0032]對第一實施例中的傳感器件的效果進行總結(jié)。
[0033]第一效果是采用通常時經(jīng)PM0S12對信號處理電路11供給電源電壓的結(jié)構(gòu)，因為PM0S12與寄生二極管相比電壓降小，所以能夠不依賴于溫度地對處理電路11供給穩(wěn)定的供給電壓Vs。
[0034]第二效果是即使在發(fā)生了持續(xù)長時間的負浪涌或電源電壓降低的情況下，也能夠使對信號處理電路11的供給電壓Vs的降低維持在PM0S13的閾值電壓Vthl附近，所以能夠防止傳感器的誤動作。
[0035]第三效果是在PM0S13的源極電壓變得小于閾值電壓Vthl的時刻，PM0S13自發(fā)地截止，所以能夠可靠地使PMOSl 2截止。
[0036]用圖2說明本發(fā)明的第二實施例的傳感器件。圖2表示第二實施例的傳感器件的結(jié)構(gòu)。其中，對于與本發(fā)明的第一實施例重復的點省略說明。
[0037]第二實施例中的傳感器件I的特征在于，對于第一實施例的傳感器件I中的信號處理電路11，并聯(lián)連接了電容器16。由此，構(gòu)成由PM0S12的導通電阻與電容器16組成的低通濾波器，能夠使電源電壓Vb的變動難以傳遞至供給電壓Vs。另外，能夠蓄積的電荷量因電容器16而增加，所以能夠抑制相對于放電量的供給電壓Vs的降低量。因此，本發(fā)明的第二實施例能夠進一步提尚負浪涌耐性。
[0038]用圖3說明本發(fā)明的第三實施例的傳感器件。圖3表示第三實施例的傳感器件的結(jié)構(gòu)。其