Igbt中形成電荷存儲層的方法
【技術領域】
[0001 ]本發(fā)明涉及半導體集成電路制造工藝方法，特別涉及一種IGBT中形成電荷存儲層的方法。
【背景技術】
[0002]絕緣棚.雙極型晶體管(InsulatedGate Bipolar Transistor，簡稱IGBT)是由雙極型三極管(BJT)和絕緣柵型場效應管(MOSFET)組成的復合全控型電壓驅動式功率半導體器件，其中BJT—般采用能工作在高電壓和高電流下的巨型晶體管(Giant Transistor，簡稱GTR)也即電力晶體管。IGBT兼有MOSFET的高輸入阻抗和GTR的低導通壓降兩方面的優(yōu)點，非常適合應用于直流電壓為600V及以上的變流系統(tǒng)如交流電機、變頻器、開關電源、照明電路、牽引傳動等領域。
[0003]圖1所示為普通的IGBT器件的結構示意圖，以溝槽柵結構為例，現(xiàn)有方法中通過在N型摻雜的襯底材料如硅襯底I的正面形成正面圖形之前，對硅襯底I進行背面減薄并進行注入、退火推阱的方法形成厚度為10微米?20微米的緩沖層即N型場終止層9。形成N型場終止層9之后才進行正面圖形工藝，IGBT的正面圖形工藝包括元胞區(qū)和耐壓保護區(qū)，耐壓保護區(qū)圍繞在元胞區(qū)的周側。所述元胞區(qū)形成有IGBT的單元結構，所述IGBT的單元結構包括:
[0004]P講4，形成于娃襯底I的正面；
[0005]多晶硅柵2，填充在柵極區(qū)域的溝槽內(nèi)，且溝槽內(nèi)側表面形成有柵氧化層3，所述柵氧化層3隔離多晶硅柵2和P阱4;
[0006]發(fā)射區(qū)6，由形成于所述P阱4表面的N型重摻雜區(qū)組成，被所述多晶硅柵2覆蓋的所述P阱4表面用于形成連接所述發(fā)射區(qū)6和所述N型漂移區(qū)的溝道，所述發(fā)射區(qū)6也即IGBT中的MOS器件的源區(qū)；
[0007]P阱引出區(qū)5，由P型重摻雜區(qū)組成;所述P型引出區(qū)5穿過所述發(fā)射區(qū)6進入到所述P阱4中，所述P阱引出區(qū)5同時和所述發(fā)射區(qū)6和所述P阱4接觸；
[0008]正面金屬層7，柵極和發(fā)射極分別由正面金屬層7組成，柵極通過穿過介質層8的接觸孔和所述多晶硅柵2接觸，發(fā)射極通過接觸孔和所述P阱引出區(qū)5接觸；
[0009]背面圖形包括由背面P型重摻雜離子注入形成的P型注入層10，由所述P型注入層10組成IGBT的集電區(qū)；對所述P型注入層10進行激光退火激活，并在所述硅襯底I的背面形成背面金屬層11，背面金屬層11作為集電極，其一般有Al、T1、Ni和Ag疊加形成。
[0010]對于IGBT器件來講，提高導通態(tài)的電流密度非常重要。目前，業(yè)界有很多提高電流密度的工藝方法，比較常見的有背面場終止(Field Stop，簡稱FS)優(yōu)化、正面電子注入增強門極晶體管(Inject1n Enhanced Gate Transistor，簡稱IEGT)結構及正面電荷存儲層結構等。
[0011]圖2所示為正面引入電荷存儲層(Carrier Stored，簡稱CS)的IGBT的結構示意圖，該IGBT的結構與圖1所示的普通IGBT結構相似，不同之處在于P阱4的底部形成有N型摻雜的電荷存儲層12。所述電荷存儲層12是硅襯底I中額外再摻入N型雜質形成的，電荷存儲層12作為空穴的勢皇能夠對空穴形成良好的阻擋從而提高整個漂移區(qū)的載流子整體濃度，對漂移區(qū)實現(xiàn)電導調制，同時可以改善漂移區(qū)的載流子分布，獲得更小的關斷時間，所以能降低關斷損耗。
[0012]現(xiàn)有的含有電荷存儲層的IGBT制造方法中，電荷存儲層12是通過磷注入之后再高溫推阱形成的，如圖4所示，然后再形成柵極結構以及P阱和后續(xù)源區(qū)等正面工藝。圖3所示是圖4所示方法形成的IGBT沿圖2中的AA線的濃度曲線，曲線201對應于發(fā)射區(qū)6的摻雜濃度，曲線202對應于P阱4的摻雜濃度，曲線203對應于電荷存儲層12的摻雜濃度。可知現(xiàn)有形成電荷存儲層的方法，電荷存儲層12會延伸整個P阱4的范圍，電荷存儲層12的摻雜會影響至IJP阱4的摻雜，而P阱4的摻雜濃度確定器件的開啟電壓(Vth)，所以為了維持開啟電壓的正常，電荷存儲層12的摻雜濃度要遠低于P阱4，這樣電荷存儲層12的摻雜濃度受限于P阱4的摻雜濃度，而電荷存儲層12的較低摻雜濃度對優(yōu)化飽和壓降與關斷損耗的權衡關系的作用很弱。
[0013]除此之外，圖4所示的現(xiàn)有方法必須采用高能注入設備將磷注入至深度達4?5微米的位置，同時需要進行大量熱推阱，導致了注入的磷擴散比較廣，使得電荷存儲效應比較弱且磷的擴散還會影響開啟電壓(Vth)、短路電流(Isc)等參數(shù)的調整。

【發(fā)明內(nèi)容】

[0014]本發(fā)明要解決的技術問題是提供一種IGBT中形成電荷存儲層的方法，無需采用高能注入設備，且解決現(xiàn)有方法中離子擴散導致電荷存儲效應較弱的問題。
[0015]為解決上述技術問題，本發(fā)明的IGBT中形成電荷存儲層的方法，包括如下步驟:
[0016]第一步，選擇N型摻雜的襯底；
[0017]第二步，在所述襯底的正面生長第一N型外延層；
[0018]第三步，在所述第一N型外延層上生長第二 N型外延層，所述第二 N型外延層與第一N型外延層組成N型摻雜的電荷存儲層，且第二 N型外延層的電阻率和厚度均大于第一 N型外延層的電阻率和厚度。
[0019]進一步的改進是，所述IGBT為1200伏，其中所述第一N型外延層的厚度為0.5微米?I微米，電阻率為10歐姆.厘米?20歐姆.厘米，所述第二N型外延層的厚度為3微米?4微米，電阻率為60歐姆.厘米?90歐姆.厘米。
[0020]進一步的改進是，所述第一N型外延層和第二 N型外延層的摻雜離子為磷。
[0021]進一步的改進是，電荷存儲層形成后在襯底的正面完成IGBT的正面圖形工藝，然后在襯底的背面完成IGBT的背面圖形工藝。
[0022]進一步的改進是，所述正面圖形工藝包括元胞區(qū)和耐壓保護區(qū)。
[0023]進一步的改進是，所述元胞區(qū)形成有IGBT的單元結構，所述IGBT的單元結構包括:
[0024]P阱，形成于襯底的正面；
[0025]多晶硅柵，所述多晶硅柵和所述P阱之間隔離有柵氧化層；
[0026]發(fā)射區(qū)，由形成于所述P阱表面的N型重摻雜區(qū)組成，被所述多晶硅柵覆蓋的所述P阱表面用于形成連接所述發(fā)射區(qū)以及由襯底形成的N型漂移區(qū)的溝道；
[0027]P阱引出區(qū)，由P型重摻雜區(qū)組成，所述P阱引出區(qū)穿過所述發(fā)射區(qū)進入到所述P阱中，所述P阱引出區(qū)同時和所述發(fā)射區(qū)和所述P阱接觸；
[0028]正面金屬層，柵極和發(fā)射極分別由正面金屬層組成，柵極通過接觸孔和所述多晶硅柵接觸，發(fā)射極通過接觸孔和所述P阱引出區(qū)接觸。
[0029]進一步的改進是，所述P阱采用全面P型離子注入并進行退火推阱形成，所述IGBT的開啟電壓由所述P阱的摻雜濃度確定;所述電荷存儲層位于所述P阱的正下方且與P阱底部不接觸。
[0030]進一步的改進是，所述背面圖形工藝包括如下步驟:
[0031 ]步驟I，對所述襯底進行背面減??；
[0032]步驟2，在減薄后的襯底背面進行N型離子注入形成N+摻雜的N型場終止層；
[0033]步驟3，進行P型離子注入在所述N型場終止層的背面形成P+摻雜的集電區(qū)；
[0034]步驟4，形成背面金屬層，所述背面金屬層和所述集電區(qū)接觸引出集電極。
[0035]本發(fā)明利用外延方式通過在襯底上依次生長一低電阻率外延和一高電阻率外延的方法形成均勻集中的電荷存儲層，該工藝方法不需要高能注入設備，只需要將注入離子打入硅片表層即可，而且以該方法形成的電荷存儲層不需要進行推阱，電荷存儲層比較集中，同時能使得電荷存儲層對P阱的摻雜濃度的影響降到最低，即使得電荷存儲層的摻雜濃度對開啟電壓的影響降到最低，不會影響Vth、Isc等參數(shù)的調整，有利于器件的調整優(yōu)化。
【附圖說明】
[0036]圖1為普通的IGBT器件的結構示意圖；
[0037]圖2為現(xiàn)有的含有電荷存儲層的IGBT器件的結構示意圖；
[0038]圖3為現(xiàn)有方法形成的含有電荷存儲層的IGBT器件沿圖2中的AA線的濃度曲線；
[0039]圖4為圖2所示的含有電荷存儲層的IGBT器件的方法流程圖；
[0040]圖5為本發(fā)明的含有電荷存儲層的IGBT器件的結構示意圖；
[0041 ]圖6為本發(fā)明的含有電荷存儲層的IGBT器件的方法流程圖。
【具體實施方式】
[0042]下面結合附圖與【具體實施方式】對本發(fā)明作進一步詳細的說明。
[0043 ]如圖6所示，為采用本發(fā)明制造含有電荷存儲層的IGBT的方法流程圖；如圖5所示，是采用本發(fā)明形成的IGBT的結構示意