Rfldmos的鎢下沉層的電阻測(cè)試結(jié)構(gòu)和方法
【專利摘要】本發(fā)明公開了一種RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)，測(cè)試結(jié)構(gòu)一和二，測(cè)試結(jié)構(gòu)一中包括兩個(gè)并排排列的鎢下沉層并都通過第一層金屬層連接到測(cè)試襯墊。測(cè)試結(jié)構(gòu)二中包括兩個(gè)并排排列的鎢下沉層，但是僅有一個(gè)通過第一層金屬層連接到測(cè)試襯墊，兩個(gè)鎢下沉層的第一層金屬層之間斷開從而不連接。測(cè)試結(jié)構(gòu)一和二都分別包括兩個(gè)并連接成開爾文測(cè)試結(jié)構(gòu)。第四鎢下沉層使測(cè)試結(jié)構(gòu)二中的鎢下沉層為密集排列，提高測(cè)試結(jié)構(gòu)二的電阻測(cè)試的準(zhǔn)確性。本發(fā)明還公開了一種RFLDMOS的鎢下沉層的電阻測(cè)試方法。本發(fā)明能提供鎢下沉層的電阻測(cè)試的準(zhǔn)確性，提高WAT測(cè)試成功率。
【專利說明】
RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)和方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種射頻橫向擴(kuò)散場(chǎng)效應(yīng)晶體管(RFLDMOS)的鎢下沉層的電阻測(cè)試結(jié)構(gòu);本發(fā)明還涉及一種RFLDMOS的鎢下沉層的電阻測(cè)試方法。
【背景技術(shù)】
[0002]如圖1所示，是現(xiàn)有RFLDMOS的結(jié)構(gòu)示意圖；用于基站等的大功率的現(xiàn)有RFLDMOS包括:
[0003]重?fù)诫s的襯底如硅襯底I，在所述襯底I上形成有輕摻雜的外延層2。
[0004]在所述外延層2表面區(qū)域中形成有溝道區(qū)3和漂移區(qū)4，所述溝道區(qū)3和所述漂移區(qū)4橫向接觸或不接觸，圖1中所述溝道區(qū)3和所述漂移區(qū)4橫向不接觸。
[0005]在所述溝道區(qū)3的表面依次形成有柵介質(zhì)層如柵氧化層和多晶硅柵8，被所述多晶硅柵8表面覆蓋的所述溝道區(qū)3的表面用于形成溝道。
[0006]源區(qū)5形成于所述溝道區(qū)3的表面且和所述多晶硅柵8的第一側(cè)面自對(duì)準(zhǔn)，漏區(qū)6形成于所述漂移區(qū)4中且和所述多晶硅柵8的第二側(cè)面相隔有間距。
[0007]在所述溝道區(qū)3表面中形成有溝道引出區(qū)7。
[0008]在所述多晶硅柵8的側(cè)面和頂部表面形成有依次疊加的法拉第屏蔽介質(zhì)層和法拉第屏蔽金屬層9;所述法拉第屏蔽介質(zhì)層和所述法拉第屏蔽金屬層9還延伸到所述多晶硅柵8外側(cè)的表面。
[0009]在所述源區(qū)5、所述漏區(qū)6和所述多晶硅柵8的表面都形成有金屬硅化物10。
[0010]所述源區(qū)5通過接觸孔12連接到由正面金屬層102形成的源極，所述漏區(qū)6通過接觸孔12連接到由正面金屬層102形成的漏極;所述多晶硅柵8通過接觸孔12連接到由正面金屬層102形成的柵極。接觸孔12穿過層間膜U。圖1中的正面金屬層102為第一層金屬層，一般一個(gè)完整的器件需要多層正面金屬層才能引出對(duì)應(yīng)的電極，各層正面金屬層之間通過層間膜11隔離并通過接觸孔12相連接。
[0011]所述RFLDMOS的鎢下沉層(Wsink)1l穿過穿過溝道引出區(qū)7、溝道區(qū)3和輕摻雜的外延層2并和重?fù)诫s的襯底I連接;所述RFLDMOS的鎢下沉層101的頂部連接到所述源極。
[0012]以N型RFLDMOS為例，襯底I為P型重?fù)诫s，外延層2為N型輕摻雜，源區(qū)5和漏區(qū)6都為N型重?fù)诫s，溝道區(qū)3為P型輕摻雜，漂移區(qū)4為N型輕摻雜，溝道引出區(qū)7為P型重?fù)诫s。
[0013]由圖1可以看出，漏端有一個(gè)較長(zhǎng)的漂移區(qū)4以得到所需的擊穿電壓，法拉第屏蔽環(huán)由在漏端加疊加的法拉第屏蔽介質(zhì)層和法拉第屏蔽金屬層9組成。溝道區(qū)3由自對(duì)準(zhǔn)多晶硅柵8的源端邊緣的P型離子注入并通過長(zhǎng)時(shí)間高溫推進(jìn)形成。鎢下沉層101通過超深溝槽刻蝕并填入無空隙的鎢金屬形成，連到P型重?fù)诫s的襯底I上，確保器件的源區(qū)5和溝道區(qū)3有很好的背面金屬引出，相對(duì)于傳統(tǒng)結(jié)構(gòu)中的擴(kuò)散工藝實(shí)現(xiàn)的源區(qū)5和溝道區(qū)3的連接，鎢下沉層101能大大降低器件的電阻和內(nèi)部熱阻。
[0014]如圖2所示，是現(xiàn)有RFLDMOS的鎢下沉層的版圖；RFLDMOS的鎢下沉層101會(huì)成陣列排列結(jié)構(gòu)，由圖1可以看出，鎢下沉層101都為條形結(jié)構(gòu)，每一行中鎢下沉層101都長(zhǎng)度邊平行、寬度邊對(duì)齊。每一列中的鎢下沉層101的長(zhǎng)度邊對(duì)齊。由于每一條鎢下沉層101都有鄰近的鎢下沉層101，不存在孤立的鎢下沉層101，故現(xiàn)有RFLDMOS的鎢下沉層101都是密集結(jié)構(gòu)。
[0015]現(xiàn)有技術(shù)中需要對(duì)鎢下沉層101的電阻進(jìn)行測(cè)試，測(cè)試不能通過對(duì)現(xiàn)有RFLDMOS的鎢下沉層101進(jìn)行直接測(cè)試得到，而是需要設(shè)計(jì)測(cè)試結(jié)構(gòu)，并對(duì)測(cè)試結(jié)構(gòu)進(jìn)行測(cè)試得到。現(xiàn)有RFLDMOS的Ws ink電阻測(cè)試結(jié)構(gòu)中包括兩個(gè)結(jié)構(gòu)，分別為測(cè)試結(jié)構(gòu)一和測(cè)試結(jié)構(gòu)二。
[0016]如圖3所示，是現(xiàn)有RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)中的測(cè)試結(jié)構(gòu)一的版圖；測(cè)試結(jié)構(gòu)一包括了兩個(gè)鎢下沉層，為了以示區(qū)別分別用1la和1lb標(biāo)記。鎢下沉層1la和1lb并排排列，鎢下沉層1la和1lb的頂部都連接到第一層金屬層102，通過第一層金屬層102最后連接到測(cè)試襯墊(Pad)103上，測(cè)試時(shí)電極加在測(cè)試襯墊103上。圖3所示的版圖中也顯示了外延層2和溝道引出區(qū)7。
[0017]如圖4所示，是現(xiàn)有RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)中的測(cè)試結(jié)構(gòu)二的版圖；測(cè)試結(jié)構(gòu)一僅包括一個(gè)鎢下沉層，為了以示區(qū)別分別用1le標(biāo)記該鎢下沉層。鎢下沉層1le為孤立結(jié)構(gòu)。媽下沉層10 Ie的頂部都連接到第一層金屬層102，通過第一層金屬層102最后連接到測(cè)試襯墊103上，測(cè)試時(shí)電極加在測(cè)試襯墊103上。圖4所示的版圖中也顯示了外延層2和溝道引出區(qū)7。
[0018]由圖3和圖4所示可知，兩個(gè)測(cè)試結(jié)構(gòu)一組成開爾文(Kelvin)測(cè)試結(jié)構(gòu)，兩個(gè)測(cè)試結(jié)構(gòu)二也組成開爾文測(cè)試結(jié)構(gòu)?？梢酝ㄟ^開爾文測(cè)試方法分別得到測(cè)試結(jié)構(gòu)一組成的開爾文測(cè)試結(jié)構(gòu)的電阻為Rs_Wsink+Rs_parasitic，測(cè)試結(jié)構(gòu)二組成的開爾文測(cè)試結(jié)構(gòu)的電阻為21^_￥8；[111<:+1^_口&以8；[1:;[(3;其中1^_￥8；[111<:表不圖3中兩個(gè)媽下沉層101&和10113的并聯(lián)電阻的兩倍也即一個(gè)鎢下沉層的電阻，2Rs_Wsink表示圖4中鎢下沉層1la的電阻的兩倍，設(shè)計(jì)時(shí)鎢下沉層1la和1lb和1le的尺寸都一樣，故兩個(gè)鎢下沉層1la和1lb的并聯(lián)電阻為媽下沉層1la的電阻的一半。Rs_parasitic表示襯底的寄生電阻，圖3所示的測(cè)試結(jié)構(gòu)一組成的開爾文測(cè)試結(jié)構(gòu)中，襯底的寄生電阻包括位于兩個(gè)鎢下沉層1lb之間的寬度范圍內(nèi)的襯底的寄生電阻和鎢下沉層1la和1lb之間間隔兩倍的寬度范圍的襯底的寄生電阻的和。在圖4中，RS_paraSitiC表示位于兩個(gè)鎢下沉層1le之間的寬度范圍內(nèi)的襯底的寄生電阻，設(shè)計(jì)時(shí)通過對(duì)和寄生電阻相對(duì)于的寬度進(jìn)行匹配能使圖3和圖4中的Rs_parasitic相等，這樣進(jìn)行將測(cè)試結(jié)構(gòu)二組成的開爾文測(cè)試結(jié)構(gòu)的電阻減去測(cè)試結(jié)構(gòu)一組成的開爾文測(cè)試結(jié)構(gòu)的電阻就能得到現(xiàn)有RFLDMOS的鎢下沉層的電阻即Rs_Ws ink。
[0019]晶片允收測(cè)試(WaferAccept Test，WAT)發(fā)現(xiàn)，采用現(xiàn)有圖3和圖4所示的測(cè)試結(jié)構(gòu)進(jìn)行鎢下沉層的電阻測(cè)試時(shí)，測(cè)試結(jié)構(gòu)二的電阻往往會(huì)出現(xiàn)較大偏離如個(gè)別會(huì)達(dá)到100歐以上，最后使得WAT測(cè)試失敗。

【發(fā)明內(nèi)容】

[0020]本發(fā)明所要解決的技術(shù)問題是提供一種RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)，能提供鎢下沉層的電阻測(cè)試的準(zhǔn)確性，提高WAT測(cè)試成功率。為此，本發(fā)明還提供一種RFLDMOS的鎢下沉層的電阻測(cè)試方法。
[0021]為解決上述技術(shù)問題，本發(fā)明提供的RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)包括:
[0022]測(cè)試結(jié)構(gòu)一，該測(cè)試結(jié)構(gòu)一包括第一鎢下沉層和第二鎢下沉層，所述第一鎢下沉層和所述第二鎢下沉層的尺寸相同且都呈條形，所述第一鎢下沉層和所述第二鎢下沉層呈長(zhǎng)度邊平行、寬度邊對(duì)齊的并排排列結(jié)構(gòu);所述第一鎢下沉層和所述第二鎢下沉層的頂部都和第一層金屬層相接觸，所述第一鎢下沉層和所述第二鎢下沉層的頂部的第一層金屬層連接在一起并連接到第一測(cè)試襯墊。
[0023]測(cè)試結(jié)構(gòu)二，該測(cè)試結(jié)構(gòu)二包括第三鎢下沉層和第四鎢下沉層，所述第三鎢下沉層和所述第四鎢下沉層的尺寸都和所述第一鎢下沉層的尺寸相同；所述第三鎢下沉層和所述第四鎢下沉層呈長(zhǎng)度邊平行、寬度邊對(duì)齊的并排排列結(jié)構(gòu);所述第三鎢下沉層和所述第四鎢下沉層的頂部都和第一層金屬層相接觸，所述第三鎢下沉層的頂部的第一層金屬層連接到第二測(cè)試襯墊;所述第四鎢下沉層的頂部和第一層金屬層接觸，所述第四鎢下沉層的頂部的第一層金屬層和所述第三鎢下沉層的頂部的第一層金屬層之間斷開從而不連接。
[0024]兩個(gè)所述測(cè)試結(jié)構(gòu)一在重?fù)诫s的襯底上組成第一開爾文測(cè)試結(jié)構(gòu)，兩個(gè)所述測(cè)試結(jié)構(gòu)一的所述第二鎢下沉層間隔有第一寬度的所述襯底且兩個(gè)所述第二鎢下沉層的長(zhǎng)度邊平行且寬度邊對(duì)齊，同一個(gè)所述測(cè)試結(jié)構(gòu)一中的所述第一鎢下沉層和所述第二下沉層之間間隔有第二寬度的所述襯底。
[0025]兩個(gè)所述測(cè)試結(jié)構(gòu)二在重?fù)诫s的襯底上組成第一開爾文測(cè)試結(jié)構(gòu)，兩個(gè)所述測(cè)試結(jié)構(gòu)二的所述第四鎢下沉層間隔小于所述第三鎢下沉層的間隔，兩個(gè)所述測(cè)試結(jié)構(gòu)二的所述第三鎢下沉層之間間隔有第三寬度的所述襯底且兩個(gè)所述第三鎢下沉層的長(zhǎng)度邊平行且寬度邊對(duì)齊，所述第三寬度等于所述第二寬度的2倍加上所述第一寬度。
[0026]所述第一開爾文測(cè)試結(jié)構(gòu)的電阻為所述第一鎢下沉層和所述第二鎢下沉層的并聯(lián)電阻的2倍加上所述第一寬度和所述第二寬度的襯底的寄生電阻和。
[0027]所述第二開爾文測(cè)試結(jié)構(gòu)的電阻為所述第三鎢下沉層的電阻的兩倍加上所述第三寬度的襯底的寄生電阻，RFLDMOS的鎢下沉層的電阻為所述第二開爾文測(cè)試結(jié)構(gòu)的電阻和所述第一開爾文測(cè)試結(jié)構(gòu)的電阻差。
[0028]所述第四鎢下沉層使所述測(cè)試結(jié)構(gòu)二中的鎢下沉層為密集排列，提高所述第一開爾文測(cè)試結(jié)構(gòu)的準(zhǔn)確性。
[0029]進(jìn)一步的改進(jìn)是，所述RFLDMOS的鎢下沉層穿過穿過溝道引出區(qū)、溝道區(qū)和輕摻雜的外延層并和重?fù)诫s的襯底連接，所述第一鎢下沉層、所述第二鎢下沉層、所述第三鎢下沉層和所述第四鎢下沉層所穿過的摻雜區(qū)域和所述RFLDMOS的鎢下沉層所穿過的摻雜區(qū)域相同。
[0030]進(jìn)一步的改進(jìn)是，所述RFLDMOS的鎢下沉層為密集排列。
[0031]進(jìn)一步的改進(jìn)是，RFLDMOS包括:
[0032]在所述襯底上形成有輕摻雜的外延層。
[0033]在所述外延層表面區(qū)域中形成有溝道區(qū)和漂移區(qū)，所述溝道區(qū)和所述漂移區(qū)橫向接觸或不接觸。
[0034]在所述溝道區(qū)的表面依次形成有柵介質(zhì)層和多晶硅柵，被所述多晶硅柵表面覆蓋的所述溝道區(qū)的表面用于形成溝道。
[0035]源區(qū)形成于所述溝道區(qū)的表面且和所述多晶硅柵的第一側(cè)面自對(duì)準(zhǔn)，漏區(qū)形成于所述漂移區(qū)中且和所述多晶硅柵的第二側(cè)面相隔有間距。
[0036]在所述溝道區(qū)表面中形成有溝道引出區(qū)。
[0037]在所述多晶硅柵的側(cè)面和頂部表面形成有依次疊加的法拉第屏蔽介質(zhì)層和法拉第屏蔽金屬層;所述法拉第屏蔽介質(zhì)層和所述法拉第屏蔽金屬層還延伸到所述多晶硅柵外側(cè)的表面。
[0038]所述源區(qū)通過接觸孔連接到由正面金屬層形成的源極，所述漏區(qū)通過接觸孔連接到由正面金屬層形成的漏極;所述多晶硅柵通過接觸孔連接到由正面金屬層形成的柵極。
[0039]所述RFLDMOS的鎢下沉層穿過穿過溝道引出區(qū)、溝道區(qū)和輕摻雜的外延層并和重?fù)诫s的襯底連接;所述RFLDMOS的鎢下沉層的頂部連接到所述源極。
[0040]為解決上述技術(shù)問題，本發(fā)明提供的RFLDMOS的鎢下沉層的電阻測(cè)試方法包括如下步驟:
[0041 ] 步驟一、設(shè)計(jì)測(cè)試結(jié)構(gòu)一和測(cè)試結(jié)構(gòu)二。
[0042]測(cè)試結(jié)構(gòu)一，該測(cè)試結(jié)構(gòu)一包括第一鎢下沉層和第二鎢下沉層，所述第一鎢下沉層和所述第二鎢下沉層的尺寸相同且都呈條形，所述第一鎢下沉層和所述第二鎢下沉層呈長(zhǎng)度邊平行、寬度邊對(duì)齊的并排排列結(jié)構(gòu);所述第一鎢下沉層和所述第二鎢下沉層的頂部都和第一層金屬層相接觸，所述第一鎢下沉層和所述第二鎢下沉層的頂部的第一層金屬層連接在一起并連接到第一測(cè)試襯墊。
[0043]測(cè)試結(jié)構(gòu)二，該測(cè)試結(jié)構(gòu)二包括第三鎢下沉層和第四鎢下沉層，所述第三鎢下沉層和所述第四鎢下沉層的尺寸都和所述第一鎢下沉層的尺寸相同；所述第三鎢下沉層和所述第四鎢下沉層呈長(zhǎng)度邊平行、寬度邊對(duì)齊的并排排列結(jié)構(gòu);所述第三鎢下沉層和所述第四鎢下沉層的頂部都和第一層金屬層相接觸，所述第三鎢下沉層的頂部的第一層金屬層連接到第二測(cè)試襯墊;所述第四鎢下沉層的頂部和第一層金屬層接觸，所述第四鎢下沉層的頂部的第一層金屬層和所述第三鎢下沉層的頂部的第一層金屬層之間斷開從而不連接。
[0044]兩個(gè)所述測(cè)試結(jié)構(gòu)一在重?fù)诫s的襯底上組成第一開爾文測(cè)試結(jié)構(gòu)，兩個(gè)所述測(cè)試結(jié)構(gòu)一的所述第二鎢下沉層間隔有第一寬度的所述襯底且兩個(gè)所述第二鎢下沉層的長(zhǎng)度邊平行且寬度邊對(duì)齊，同一個(gè)所述測(cè)試結(jié)構(gòu)一中的所述第一鎢下沉層和所述第二下沉層之間間隔有第二寬度的所述襯底。
[0045]兩個(gè)所述測(cè)試結(jié)構(gòu)二在重?fù)诫s的襯底上組成第一開爾文測(cè)試結(jié)構(gòu)，兩個(gè)所述測(cè)試結(jié)構(gòu)二的所述第四鎢下沉層間隔小于所述第三鎢下沉層的間隔，兩個(gè)所述測(cè)試結(jié)構(gòu)二的所述第三鎢下沉層之間間隔有第三寬度的所述襯底且兩個(gè)所述第三鎢下沉層的長(zhǎng)度邊平行且寬度邊對(duì)齊，所述第三寬度等于所述第二寬度的2倍加上所述第一寬度。
[0046]步驟二、采用開爾文電阻測(cè)試方法對(duì)所述第一開爾文測(cè)試結(jié)構(gòu)的電阻進(jìn)行測(cè)試，所述第一開爾文測(cè)試結(jié)構(gòu)的電阻為所述第一鎢下沉層和所述第二鎢下沉層的并聯(lián)電阻的2倍加上所述第一寬度和所述第二寬度的襯底的寄生電阻和。
[0047]步驟三、采用開爾文電阻測(cè)試方法對(duì)所述第二開爾文測(cè)試結(jié)構(gòu)的電阻進(jìn)行測(cè)試，所述第二開爾文測(cè)試結(jié)構(gòu)的電阻為所述第三鎢下沉層的電阻的兩倍加上所述第三寬度的襯底的寄生電阻;所述第四鎢下沉層使所述測(cè)試結(jié)構(gòu)二中的鎢下沉層為密集排列，提高所述第一開爾文測(cè)試結(jié)構(gòu)的準(zhǔn)確性。
[0048]步驟四、將所述第二開爾文測(cè)試結(jié)構(gòu)的電阻減去所述第一開爾文測(cè)試結(jié)構(gòu)的電阻得到RFLDMOS的鎢下沉層的電阻。
[0049]進(jìn)一步的改進(jìn)是，所述RFLDMOS的鎢下沉層穿過穿過溝道引出區(qū)、溝道區(qū)和輕摻雜的外延層并和重?fù)诫s的襯底連接，所述第一鎢下沉層、所述第二鎢下沉層、所述第三鎢下沉層和所述第四鎢下沉層所穿過的摻雜區(qū)域和所述RFLDMOS的鎢下沉層所穿過的摻雜區(qū)域相同。
[0050]進(jìn)一步的改進(jìn)是，所述RFLDMOS的鎢下沉層為密集排列。
[0051 ] 進(jìn)一步的改進(jìn)是，RFLDMOS包括:
[0052]在所述襯底上形成有輕摻雜的外延層。
[0053]在所述外延層表面區(qū)域中形成有溝道區(qū)和漂移區(qū)，所述溝道區(qū)和所述漂移區(qū)橫向接觸或不接觸。
[0054]在所述溝道區(qū)的表面依次形成有柵介質(zhì)層和多晶硅柵，被所述多晶硅柵表面覆蓋的所述溝道區(qū)的表面用于形成溝道。
[0055]源區(qū)形成于所述溝道區(qū)的表面且和所述多晶硅柵的第一側(cè)面自對(duì)準(zhǔn)，漏區(qū)形成于所述漂移區(qū)中且和所述多晶硅柵的第二側(cè)面相隔有間距。
[0056]在所述溝道區(qū)表面中形成有溝道引出區(qū)。
[0057]在所述多晶硅柵的側(cè)面和頂部表面形成有依次疊加的法拉第屏蔽介質(zhì)層和法拉第屏蔽金屬層;所述法拉第屏蔽介質(zhì)層和所述法拉第屏蔽金屬層還延伸到所述多晶硅柵外側(cè)的表面。
[0058]所述源區(qū)通過接觸孔連接到由正面金屬層形成的源極，所述漏區(qū)通過接觸孔連接到由正面金屬層形成的漏極;所述多晶硅柵通過接觸孔連接到由正面金屬層形成的柵極。
[0059]所述RFLDMOS的鎢下沉層穿過穿過溝道引出區(qū)、溝道區(qū)和輕摻雜的外延層并和重?fù)诫s的襯底連接;所述RFLDMOS的鎢下沉層的頂部連接到所述源極。
[0060]相對(duì)于現(xiàn)有技術(shù)，本發(fā)明對(duì)測(cè)試結(jié)構(gòu)二進(jìn)行了改進(jìn)，測(cè)試結(jié)構(gòu)二在原有的鎢下沉層的基礎(chǔ)上增加了一個(gè)鎢下沉層，分別為第三鎢下沉層和第四鎢下沉層，第四鎢下層層的頂部雖然也和第一層金屬層連接，但是第四鎢下沉層的頂部的第一層金屬層和第三鎢下沉層的頂部的第一層金屬層之間斷開從而不連接，這樣，在對(duì)測(cè)試結(jié)構(gòu)二進(jìn)行電阻測(cè)試時(shí)僅能測(cè)試到第三鎢下沉層的電阻，第四鎢下沉層的電阻不會(huì)包括到整個(gè)測(cè)試結(jié)構(gòu)二的電阻中來，第四鎢下沉層不會(huì)對(duì)測(cè)試結(jié)構(gòu)二的電阻測(cè)試帶來不利影響，測(cè)試結(jié)構(gòu)二的電阻測(cè)試依然是對(duì)單鎢下沉層進(jìn)行測(cè)試。
[0061 ]相反，本發(fā)明通過設(shè)置第四鎢下沉層，使得第三鎢下沉層不再孤立，而是由第三和四鎢下沉層一起組成密集排列，這和測(cè)試結(jié)構(gòu)一中的密集排列以及RFLDMOS器件區(qū)域中的鎢下沉層的密集排列類似，從而能消除現(xiàn)有測(cè)試結(jié)構(gòu)二中采用孤立的鎢下沉層時(shí)會(huì)使測(cè)試結(jié)構(gòu)二的電阻的測(cè)試結(jié)構(gòu)出現(xiàn)較大偏差的情形，從而能提高測(cè)試結(jié)構(gòu)二的電阻測(cè)試的準(zhǔn)確性，最后能提高WAT測(cè)試成功率。
【附圖說明】
[0062]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0063]圖1是現(xiàn)有RFLDMOS的結(jié)構(gòu)示意圖；
[0064]圖2是現(xiàn)有RFLDMOS的鎢下沉層的版圖；
[0065]圖3是現(xiàn)有RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)中的測(cè)試結(jié)構(gòu)一的版圖；
[0066]圖4是現(xiàn)有RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)中的測(cè)試結(jié)構(gòu)二的版圖；
[0067]圖5是本發(fā)明實(shí)施例RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)中的測(cè)試結(jié)構(gòu)二的版圖。
【具體實(shí)施方式】
[0068]本發(fā)明實(shí)施例RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)依然是用于圖1所示的RFLDMOS的鎢下沉層的電阻進(jìn)行測(cè)試。如圖1所示，RFLDMOS包括:
[0069]重?fù)诫s的襯底如硅襯底I，在所述襯底I上形成有輕摻雜的外延層2。
[0070]在所述外延層2表面區(qū)域中形成有溝道區(qū)3和漂移區(qū)4，所述溝道區(qū)3和所述漂移區(qū)4橫向接觸或不接觸，圖1中所述溝道區(qū)3和所述漂移區(qū)4橫向不接觸。
[0071]在所述溝道區(qū)3的表面依次形成有柵介質(zhì)層如柵氧化層和多晶硅柵8，被所述多晶硅柵8表面覆蓋的所述溝道區(qū)3的表面用于形成溝道。
[0072]源區(qū)5形成于所述溝道區(qū)3的表面且和所述多晶硅柵8的第一側(cè)面自對(duì)準(zhǔn)，漏區(qū)6形成于所述漂移區(qū)4中且和所述多晶硅柵8的第二側(cè)面相隔有間距。
[0073]在所述溝道區(qū)3表面中形成有溝道引出區(qū)7。
[0074]在所述多晶硅柵8的側(cè)面和頂部表面形成有依次疊加的法拉第屏蔽介質(zhì)層和法拉第屏蔽金屬層9;所述法拉第屏蔽介質(zhì)層和所述法拉第屏蔽金屬層9還延伸到所述多晶硅柵8外側(cè)的表面。
[0075]在所述源區(qū)5、所述漏區(qū)6和所述多晶硅柵8的表面都形成有金屬硅化物10。
[0076]所述源區(qū)5通過接觸孔12連接到由正面金屬層102形成的源極，所述漏區(qū)6通過接觸孔12連接到由正面金屬層102形成的漏極;所述多晶硅柵8通過接觸孔12連接到由正面金屬層102形成的柵極。接觸孔12穿過層間膜U。圖1中的正面金屬層102為第一層金屬層，一般一個(gè)完整的器件需要多層正面金屬層才能引出對(duì)應(yīng)的電極，各層正面金屬層之間通過層間膜11隔離并通過接觸孔12相連接。
[0077]所述RFLDMOS的鎢下沉層(Wsink)1l穿過穿過溝道引出區(qū)7、溝道區(qū)3和輕摻雜的外延層2并和重?fù)诫s的襯底I連接;所述RFLDMOS的鎢下沉層101的頂部連接到所述源極。
[0078]以N型RFLDMOS為例，襯底I為P型重?fù)诫s，外延層2為N型輕摻雜，源區(qū)5和漏區(qū)6都為N型重?fù)诫s，溝道區(qū)3為P型輕摻雜，漂移區(qū)4為N型輕摻雜，溝道引出區(qū)7為P型重?fù)诫s。
[0079]由圖1可以看出，漏端有一個(gè)較長(zhǎng)的漂移區(qū)4以得到所需的擊穿電壓，法拉第屏蔽環(huán)由在漏端加疊加的法拉第屏蔽介質(zhì)層和法拉第屏蔽金屬層9組成。溝道區(qū)3由自對(duì)準(zhǔn)多晶硅柵8的源端邊緣的P型離子注入并通過長(zhǎng)時(shí)間高溫推進(jìn)形成。鎢下沉層101通過超深溝槽刻蝕并填入無空隙的鎢金屬形成，連到P型重?fù)诫s的襯底I上，確保器件的源區(qū)5和溝道區(qū)3有很好的背面金屬引出，相對(duì)于傳統(tǒng)結(jié)構(gòu)中的擴(kuò)散工藝實(shí)現(xiàn)的源區(qū)5和溝道區(qū)3的連接，鎢下沉層101能大大降低器件的電阻和內(nèi)部熱阻。
[0080]如圖2所示，是RFLDMOS的鎢下沉層的版圖；RFLDMOS的鎢下沉層101會(huì)成陣列排列結(jié)構(gòu)，由圖1可以看出，鎢下沉層101都為條形結(jié)構(gòu)，每一行中鎢下沉層101都長(zhǎng)度邊平行、寬度邊對(duì)齊。每一列中的鎢下沉層101的長(zhǎng)度邊對(duì)齊。由于每一條鎢下沉層101都有鄰近的鎢下沉層101，不存在孤立的鎢下沉層101，故現(xiàn)有RFLDMOS的鎢下沉層101都是密集結(jié)構(gòu)。
[0081]本發(fā)明實(shí)施例RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)包括:測(cè)試結(jié)構(gòu)一和測(cè)試結(jié)構(gòu)
--O
[0082]本發(fā)明實(shí)施例的測(cè)試結(jié)構(gòu)一和現(xiàn)有技術(shù)的相同，如圖3所示，測(cè)試結(jié)構(gòu)一，該測(cè)試結(jié)構(gòu)一包括第一鎢下沉層1la和第二鎢下沉層101b，所述第一鎢下沉層1la和所述第二鎢下沉層1lb的尺寸相同且都呈條形，所述第一鎢下沉層1la和所述第二鎢下沉層1lb呈長(zhǎng)度邊平行、寬度邊對(duì)齊的并排排列結(jié)構(gòu);所述第一鎢下沉層1la和所述第二鎢下沉層1lb的頂部都和第一層金屬層102相接觸，所述第一鎢下沉層1la和所述第二鎢下沉層1lb的頂部的第一層金屬層102連接在一起并連接到第一測(cè)試襯墊103。
[0083]如圖5所示，測(cè)試結(jié)構(gòu)二，該測(cè)試結(jié)構(gòu)二包括第三鎢下沉層1lc和第四鎢下沉層101d，所述第三鎢下沉層1lc和所述第四鎢下沉層1ld的尺寸都和所述第一鎢下沉層1la的尺寸相同；所述第三鎢下沉層1lc和所述第四鎢下沉層1ld呈長(zhǎng)度邊平行、寬度邊對(duì)齊的并排排列結(jié)構(gòu);所述第三鎢下沉層1lc和所述第四鎢下沉層1ld的頂部都和第一層金屬層102相接觸，所述第三鎢下沉層1lc的頂部的第一層金屬層102連接到第二測(cè)試襯墊103;所述第四鎢下沉層1ld的頂部和第一層金屬層102接觸，所述第四鎢下沉層1ld的頂部的第一層金屬層102和所述第三鎢下沉層1lc的頂部的第一層金屬層102之間斷開從而不連接。注:圖3和圖5中將測(cè)試結(jié)構(gòu)一和二中的第一層金屬層102都標(biāo)記為102，第一測(cè)試襯墊和第二測(cè)試襯墊都標(biāo)記為103。
[0084]兩個(gè)所述測(cè)試結(jié)構(gòu)一在重?fù)诫s的襯底I上組成第一開爾文測(cè)試結(jié)構(gòu)，兩個(gè)所述測(cè)試結(jié)構(gòu)一的所述第二鎢下沉層1lb間隔有第一寬度的所述襯底I且兩個(gè)所述第二鎢下沉層1lb的長(zhǎng)度邊平行且寬度邊對(duì)齊，同一個(gè)所述測(cè)試結(jié)構(gòu)一中的所述第一鎢下沉層1la和所述第二下沉層之間間隔有第二寬度的所述襯底I;
[0085]兩個(gè)所述測(cè)試結(jié)構(gòu)二在重?fù)诫s的襯底I上組成第一開爾文測(cè)試結(jié)構(gòu)，兩個(gè)所述測(cè)試結(jié)構(gòu)二的所述第四鎢下沉層1ld間隔小于所述第三鎢下沉層1lc的間隔，兩個(gè)所述測(cè)試結(jié)構(gòu)二的所述第三鎢下沉層1lc之間間隔有第三寬度的所述襯底I且兩個(gè)所述第三鎢下沉層1lc的長(zhǎng)度邊平行且寬度邊對(duì)齊，所述第三寬度等于所述第二寬度的2倍加上所述第一寬度。
[0086]所述第一開爾文測(cè)試結(jié)構(gòu)的電阻為所述第一鎢下沉層1la和所述第二鎢下沉層1lb的并聯(lián)電阻的2倍加上所述第一寬度和所述第二寬度的襯底I的寄生電阻和即Rs_Wsink+Rs_parasitic，公式和現(xiàn)有技術(shù)中的是一樣的，該處的Rs_parasitic為第二寬度的2倍加上第一寬度的所述襯底I的寄生電阻。
[0087]所述第二開爾文測(cè)試結(jié)構(gòu)的電阻為所述第三鎢下沉層1lc的電阻的兩倍加上所述第三寬度的襯底I的寄生電阻即2Rs_Wsink+Rs_parasitic，公式和現(xiàn)有技術(shù)中的是一樣；該處的Rs_parasitic為第三寬度的所述襯底I的寄生電阻，和第二寬度的2倍加上第一寬度的所述襯底I的寄生電阻相同。
[0088]RFLDMOS的鎢下沉層的電阻為所述第二開爾文測(cè)試結(jié)構(gòu)的電阻和所述第一開爾文測(cè)試結(jié)構(gòu)的電阻差即Rs_Ws ink。
[0089]本發(fā)明實(shí)施例中所述第四鎢下沉層1ld不會(huì)對(duì)所述測(cè)試結(jié)構(gòu)二的電阻產(chǎn)生不利影響，如公式依然為2Rs_Wsink+Rs_parasitic，測(cè)試時(shí)僅算了所述第三媽下沉層1lc的電阻，也即在測(cè)試中，所述第四鎢下沉層1ld相當(dāng)于一個(gè)假鎢下沉層(dummy Wsink)。而，所述第四鎢下沉層1ld增加后會(huì)使所述測(cè)試結(jié)構(gòu)二中的鎢下沉層為密集排列，提高所述測(cè)試結(jié)構(gòu)二的電阻測(cè)試的準(zhǔn)確性。
[0090]所述RFLDMOS的鎢下沉層穿過穿過溝道引出區(qū)7、溝道區(qū)3和輕摻雜的外延層2并和重?fù)诫s的襯底I連接，所述第一鎢下沉層101a、所述第二鎢下沉層101b、所述第三鎢下沉層1lc和所述第四鎢下沉層1ld所穿過的摻雜區(qū)域和所述RFLDMOS的鎢下沉層所穿過的摻雜區(qū)域相同。
[0091]本發(fā)明實(shí)施例RFLDMOS的鎢下沉層的電阻測(cè)試方法包括如下步驟:
[0092]步驟一、設(shè)計(jì)測(cè)試結(jié)構(gòu)一和測(cè)試結(jié)構(gòu)二。
[0093]測(cè)試結(jié)構(gòu)一，該測(cè)試結(jié)構(gòu)一包括第一鎢下沉層1la和第二鎢下沉層101b，所述第一鎢下沉層1la和所述第二鎢下沉層1lb的尺寸相同且都呈條形，所述第一鎢下沉層1la和所述第二鎢下沉層1lb呈長(zhǎng)度邊平行、寬度邊對(duì)齊的并排排列結(jié)構(gòu);所述第一鎢下沉層1la和所述第二鎢下沉層1lb的頂部都和第一層金屬層102相接觸，所述第一鎢下沉層1la和所述第二鎢下沉層1lb的頂部的第一層金屬層102連接在一起并連接到第一測(cè)試襯墊 103。
[0094]測(cè)試結(jié)構(gòu)二，該測(cè)試結(jié)構(gòu)二包括第三鎢下沉層1lc和第四鎢下沉層101d，所述第三鎢下沉層1lC和所述第四鎢下沉層1ld的尺寸都和所述第一鎢下沉層1la的尺寸相同；所述第三鎢下沉層1lc和所述第四鎢下沉層1ld呈長(zhǎng)度邊平行、寬度邊對(duì)齊的并排排列結(jié)構(gòu);所述第三鎢下沉層1lc和所述第四鎢下沉層1ld的頂部都和第一層金屬層102相接觸，所述第三鎢下沉層1lc的頂部的第一層金屬層102連接到第二測(cè)試襯墊103;所述第四鎢下沉層1ld的頂部和第一層金屬層102接觸，所述第四鎢下沉層1ld的頂部的第一層金屬層102和所述第三鎢下沉層1lc的頂部的第一層金屬層102之間斷開從而不連接。
[0095]兩個(gè)所述測(cè)試結(jié)構(gòu)一在重?fù)诫s的襯底I上組成第一開爾文測(cè)試結(jié)構(gòu)，兩個(gè)所述測(cè)試結(jié)構(gòu)一的所述第二鎢下沉層1lb間隔有第一寬度的所述襯底I且兩個(gè)所述第二鎢下沉層1lb的長(zhǎng)度邊平行且寬度邊對(duì)齊，同一個(gè)所述測(cè)試結(jié)構(gòu)一中的所述第一鎢下沉層1la和所述第二下沉層之間間隔有第二寬度的所述襯底I。
[0096]兩個(gè)所述測(cè)試結(jié)構(gòu)二在重?fù)诫s的襯底I上組成第一開爾文測(cè)試結(jié)構(gòu)，兩個(gè)所述測(cè)試結(jié)構(gòu)二的所述第四鎢下沉層1ld間隔小于所述第三鎢下沉層1lc的間隔，兩個(gè)所述測(cè)試結(jié)構(gòu)二的所述第三鎢下沉層1lc之間間隔有第三寬度的所述襯底I且兩個(gè)所述第三鎢下沉層1lc的長(zhǎng)度邊平行且寬度邊對(duì)齊，所述第三寬度等于所述第二寬度的2倍加上所述第一寬度。
[0097]步驟二、采用開爾文電阻測(cè)試方法對(duì)所述第一開爾文測(cè)試結(jié)構(gòu)的電阻進(jìn)行測(cè)試，所述第一開爾文測(cè)試結(jié)構(gòu)的電阻為所述第一鎢下沉層1la和所述第二鎢下沉層1lb的并聯(lián)電阻的2倍加上所述第一寬度和所述第二寬度的襯底I的寄生電阻和。
[0098]步驟三、采用開爾文電阻測(cè)試方法對(duì)所述第二開爾文測(cè)試結(jié)構(gòu)的電阻進(jìn)行測(cè)試，所述第二開爾文測(cè)試結(jié)構(gòu)的電阻為所述第三鎢下沉層1lc的電阻的兩倍加上所述第三寬度的襯底I的寄生電阻;所述第四鎢下沉層1ld使所述測(cè)試結(jié)構(gòu)二中的鎢下沉層為密集排列，提高所述第一開爾文測(cè)試結(jié)構(gòu)的準(zhǔn)確性。
[0099]步驟四、將所述第二開爾文測(cè)試結(jié)構(gòu)的電阻減去所述第一開爾文測(cè)試結(jié)構(gòu)的電阻得到RFLDMOS的鎢下沉層的電阻。
[0100]以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)，其特征在于，包括: 測(cè)試結(jié)構(gòu)一，該測(cè)試結(jié)構(gòu)一包括第一鎢下沉層和第二鎢下沉層，所述第一鎢下沉層和所述第二鎢下沉層的尺寸相同且都呈條形，所述第一鎢下沉層和所述第二鎢下沉層呈長(zhǎng)度邊平行、寬度邊對(duì)齊的并排排列結(jié)構(gòu);所述第一鎢下沉層和所述第二鎢下沉層的頂部都和第一層金屬層相接觸，所述第一鎢下沉層和所述第二鎢下沉層的頂部的第一層金屬層連接在一起并連接到第一測(cè)試襯墊； 測(cè)試結(jié)構(gòu)二，該測(cè)試結(jié)構(gòu)二包括第三鎢下沉層和第四鎢下沉層，所述第三鎢下沉層和所述第四鎢下沉層的尺寸都和所述第一鎢下沉層的尺寸相同；所述第三鎢下沉層和所述第四鎢下沉層呈長(zhǎng)度邊平行、寬度邊對(duì)齊的并排排列結(jié)構(gòu);所述第三鎢下沉層和所述第四鎢下沉層的頂部都和第一層金屬層相接觸，所述第三鎢下沉層的頂部的第一層金屬層連接到第二測(cè)試襯墊;所述第四鎢下沉層的頂部和第一層金屬層接觸，所述第四鎢下沉層的頂部的第一層金屬層和所述第三鎢下沉層的頂部的第一層金屬層之間斷開從而不連接； 兩個(gè)所述測(cè)試結(jié)構(gòu)一在重?fù)诫s的襯底上組成第一開爾文測(cè)試結(jié)構(gòu)，兩個(gè)所述測(cè)試結(jié)構(gòu)一的所述第二鎢下沉層間隔有第一寬度的所述襯底且兩個(gè)所述第二鎢下沉層的長(zhǎng)度邊平行且寬度邊對(duì)齊，同一個(gè)所述測(cè)試結(jié)構(gòu)一中的所述第一鎢下沉層和所述第二下沉層之間間隔有第二寬度的所述襯底； 兩個(gè)所述測(cè)試結(jié)構(gòu)二在重?fù)诫s的襯底上組成第一開爾文測(cè)試結(jié)構(gòu)，兩個(gè)所述測(cè)試結(jié)構(gòu)二的所述第四鎢下沉層間隔小于所述第三鎢下沉層的間隔，兩個(gè)所述測(cè)試結(jié)構(gòu)二的所述第三鎢下沉層之間間隔有第三寬度的所述襯底且兩個(gè)所述第三鎢下沉層的長(zhǎng)度邊平行且寬度邊對(duì)齊，所述第三寬度等于所述第二寬度的2倍加上所述第一寬度； 所述第一開爾文測(cè)試結(jié)構(gòu)的電阻為所述第一鎢下沉層和所述第二鎢下沉層的并聯(lián)電阻的2倍加上所述第一寬度和所述第二寬度的襯底的寄生電阻和； 所述第二開爾文測(cè)試結(jié)構(gòu)的電阻為所述第三鎢下沉層的電阻的兩倍加上所述第三寬度的襯底的寄生電阻，RFLDMOS的鎢下沉層的電阻為所述第二開爾文測(cè)試結(jié)構(gòu)的電阻和所述第一開爾文測(cè)試結(jié)構(gòu)的電阻差； 所述第四鎢下沉層使所述測(cè)試結(jié)構(gòu)二中的鎢下沉層為密集排列，提高所述第一開爾文測(cè)試結(jié)構(gòu)的準(zhǔn)確性。2.如權(quán)利要求1所述的RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)，其特征在于:所述RFLDMOS的鎢下沉層穿過穿過溝道引出區(qū)、溝道區(qū)和輕摻雜的外延層并和重?fù)诫s的襯底連接，所述第一鎢下沉層、所述第二鎢下沉層、所述第三鎢下沉層和所述第四鎢下沉層所穿過的摻雜區(qū)域和所述RFLDMOS的鎢下沉層所穿過的摻雜區(qū)域相同。3.如權(quán)利要求1所述的RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)，其特征在于:所述RFLDMOS的鎢下沉層為密集排列。4.如權(quán)利要求1所述的RFLDMOS的鎢下沉層的電阻測(cè)試結(jié)構(gòu)，其特征在于，RFLDMOS包括: 在所述襯底上形成有輕摻雜的外延層； 在所述外延層表面區(qū)域中形成有溝道區(qū)和漂移區(qū)，所述溝道區(qū)和所述漂移區(qū)橫向接觸或不接觸； 在所述溝道區(qū)的表面依次形成有柵介質(zhì)層和多晶硅柵，被所述多晶硅柵表面覆蓋的所述溝道區(qū)的表面用于形成溝道； 源區(qū)形成于所述溝道區(qū)的表面且和所述多晶硅柵的第一側(cè)面自對(duì)準(zhǔn)，漏區(qū)形成于所述漂移區(qū)中且和所述多晶硅柵的第二側(cè)面相隔有間距； 在所述溝道區(qū)表面中形成有溝道引出區(qū)； 在所述多晶硅柵的側(cè)面和頂部表面形成有依次疊加的法拉第屏蔽介質(zhì)層和法拉第屏蔽金屬層;所述法拉第屏蔽介質(zhì)層和所述法拉第屏蔽金屬層還延伸到所述多晶硅柵外側(cè)的表面； 所述源區(qū)通過接觸孔連接到由正面金屬層形成的源極，所述漏區(qū)通過接觸孔連接到由正面金屬層形成的漏極;所述多晶硅柵通過接觸孔連接到由正面金屬層形成的柵極； 所述RFLDMOS的鎢下沉層穿過穿過溝道引出區(qū)、溝道區(qū)和輕摻雜的外延層并和重?fù)诫s的襯底連接;所述RFLDMOS的鎢下沉層的頂部連接到所述源極。5.—種RFLDMOS的鎢下沉層的電阻測(cè)試方法，其特征在于，包括如下步驟: 步驟一、設(shè)計(jì)測(cè)試結(jié)構(gòu)一和測(cè)試結(jié)構(gòu)二； 測(cè)試結(jié)構(gòu)一，該測(cè)試結(jié)構(gòu)一包括第一鎢下沉層和第二鎢下沉層，所述第一鎢下沉層和所述第二鎢下沉層的尺寸相同且都呈條形，所述第一鎢下沉層和所述第二鎢下沉層呈長(zhǎng)度邊平行、寬度邊對(duì)齊的并排排列結(jié)構(gòu);所述第一鎢下沉層和所述第二鎢下沉層的頂部都和第一層金屬層相接觸，所述第一鎢下沉層和所述第二鎢下沉層的頂部的第一層金屬層連接在一起并連接到第一測(cè)試襯墊； 測(cè)試結(jié)構(gòu)二，該測(cè)試結(jié)構(gòu)二包括第三鎢下沉層和第四鎢下沉層，所述第三鎢下沉層和所述第四鎢下沉層的尺寸都和所述第一鎢下沉層的尺寸相同；所述第三鎢下沉層和所述第四鎢下沉層呈長(zhǎng)度邊平行、寬度邊對(duì)齊的并排排列結(jié)構(gòu);所述第三鎢下沉層和所述第四鎢下沉層的頂部都和第一層金屬層相接觸，所述第三鎢下沉層的頂部的第一層金屬層連接到第二測(cè)試襯墊;所述第四鎢下沉層的頂部和第一層金屬層接觸，所述第四鎢下沉層的頂部的第一層金屬層和所述第三鎢下沉層的頂部的第一層金屬層之間斷開從而不連接； 兩個(gè)所述測(cè)試結(jié)構(gòu)一在重?fù)诫s的襯底上組成第一開爾文測(cè)試結(jié)構(gòu)，兩個(gè)所述測(cè)試結(jié)構(gòu)一的所述第二鎢下沉層間隔有第一寬度的所述襯底且兩個(gè)所述第二鎢下沉層的長(zhǎng)度邊平行且寬度邊對(duì)齊，同一個(gè)所述測(cè)試結(jié)構(gòu)一中的所述第一鎢下沉層和所述第二下沉層之間間隔有第二寬度的所述襯底； 兩個(gè)所述測(cè)試結(jié)構(gòu)二在重?fù)诫s的襯底上組成第一開爾文測(cè)試結(jié)構(gòu)，兩個(gè)所述測(cè)試結(jié)構(gòu)二的所述第四鎢下沉層間隔小于所述第三鎢下沉層的間隔，兩個(gè)所述測(cè)試結(jié)構(gòu)二的所述第三鎢下沉層之間間隔有第三寬度的所述襯底且兩個(gè)所述第三鎢下沉層的長(zhǎng)度邊平行且寬度邊對(duì)齊，所述第三寬度等于所述第二寬度的2倍加上所述第一寬度； 步驟二、采用開爾文電阻測(cè)試方法對(duì)所述第一開爾文測(cè)試結(jié)構(gòu)的電阻進(jìn)行測(cè)試，所述第一開爾文測(cè)試結(jié)構(gòu)的電阻為所述第一鎢下沉層和所述第二鎢下沉層的并聯(lián)電阻的2倍加上所述第一寬度和所述第二寬度的襯底的寄生電阻和； 步驟三、采用開爾文電阻測(cè)試方法對(duì)所述第二開爾文測(cè)試結(jié)構(gòu)的電阻進(jìn)行測(cè)試，所述第二開爾文測(cè)試結(jié)構(gòu)的電阻為所述第三鎢下沉層的電阻的兩倍加上所述第三寬度的襯底的寄生電阻;所述第四鎢下沉層使所述測(cè)試結(jié)構(gòu)二中的鎢下沉層為密集排列，提高所述第一開爾文測(cè)試結(jié)構(gòu)的準(zhǔn)確性； 步驟四、將所述第二開爾文測(cè)試結(jié)構(gòu)的電阻減去所述第一開爾文測(cè)試結(jié)構(gòu)的電阻得到RFLDMOS的鎢下沉層的電阻。6.如權(quán)利要求5所述的RFLDMOS的鎢下沉層的電阻測(cè)試方法，其特征在于:所述RFLDMOS的鎢下沉層穿過穿過溝道引出區(qū)、溝道區(qū)和輕摻雜的外延層并和重?fù)诫s的襯底連接，所述第一鎢下沉層、所述第二鎢下沉層、所述第三鎢下沉層和所述第四鎢下沉層所穿過的摻雜區(qū)域和所述RFLDMOS的鎢下沉層所穿過的摻雜區(qū)域相同。7.如權(quán)利要求5所述的RFLDMOS的鎢下沉層的電阻測(cè)試方法，其特征在于:所述RFLDMOS的鎢下沉層為密集排列。8.如權(quán)利要求5所述的RFLDMOS的鎢下沉層的電阻測(cè)試方法，其特征在于，RFLDMOS包括: 在所述襯底上形成有輕摻雜的外延層； 在所述外延層表面區(qū)域中形成有溝道區(qū)和漂移區(qū)，所述溝道區(qū)和所述漂移區(qū)橫向接觸或不接觸； 在所述溝道區(qū)的表面依次形成有柵介質(zhì)層和多晶硅柵，被所述多晶硅柵表面覆蓋的所述溝道區(qū)的表面用于形成溝道； 源區(qū)形成于所述溝道區(qū)的表面且和所述多晶硅柵的第一側(cè)面自對(duì)準(zhǔn)，漏區(qū)形成于所述漂移區(qū)中且和所述多晶硅柵的第二側(cè)面相隔有間距； 在所述溝道區(qū)表面中形成有溝道引出區(qū)； 在所述多晶硅柵的側(cè)面和頂部表面形成有依次疊加的法拉第屏蔽介質(zhì)層和法拉第屏蔽金屬層;所述法拉第屏蔽介質(zhì)層和所述法拉第屏蔽金屬層還延伸到所述多晶硅柵外側(cè)的表面； 所述源區(qū)通過接觸孔連接到由正面金屬層形成的源極，所述漏區(qū)通過接觸孔連接到由正面金屬層形成的漏極;所述多晶硅柵通過接觸孔連接到由正面金屬層形成的柵極； 所述RFLDMOS的鎢下沉層穿過穿過溝道引出區(qū)、溝道區(qū)和輕摻雜的外延層并和重?fù)诫s的襯底連接;所述RFLDMOS的鎢下沉層的頂部連接到所述源極。
【文檔編號(hào)】H01L29/78GK106098674SQ201610671709
【公開日】2016年11月9日
【申請(qǐng)日】2016年8月16日 公開號(hào)201610671709.3, CN 106098674 A, CN 106098674A, CN 201610671709, CN-A-106098674, CN106098674 A, CN106098674A, CN201610671709, CN201610671709.3
【發(fā)明人】蔡瑩, 周正良
【申請(qǐng)人】上海華虹宏力半導(dǎo)體制造有限公司