一種自帶溫度和工藝角校準的環(huán)形振蕩器電路的制作方法
【專利摘要】本實用新型公開了一種自帶溫度和工藝角校準的環(huán)形振蕩器電路，是在傳統(tǒng)環(huán)形振蕩器電路的基礎上，增加了溫度檢測電路和工藝角檢測電路，并且改進了傳統(tǒng)環(huán)形振蕩器中所使用的模擬反相器電路；新的結構能自動探測溫度和工藝角的變化，并且將溫度和工藝角的變化以電壓的形式反饋到模擬反相器的電壓偏置端，從而校準了環(huán)形振蕩器的工作頻率。
【專利說明】
一種自帶溫度和工藝角校準的環(huán)形振蕩器電路
技術領域
[0001]本實用新型涉及混合信號和模擬集成電路領域，具體的涉及一種自帶溫度和工藝角校準的環(huán)形振蕩器電路。
【背景技術】
[0002]環(huán)形振蕩器是模擬射頻集成電路的重要模塊，被廣泛使用在鎖相環(huán)和FPGA中。由于環(huán)形振蕩器占用的芯片面積小、設計簡單便于集成、功耗低，所以在SOC芯片和數(shù)據(jù)存儲芯片中，廣泛使用環(huán)形振蕩器來產(chǎn)生時鐘信號。
[0003]傳統(tǒng)的環(huán)形振蕩器如圖1所示，一般由三級或者四級模擬反相器級聯(lián)而成，利用反相器間的相位差形成正反饋產(chǎn)生震蕩。傳統(tǒng)的環(huán)形振蕩器結構簡單，往往采用單一結構的電壓偏置電路，利用電壓變化控制模擬反相器的電流，從而改變環(huán)形振蕩器的頻率。
[0004]雖然傳統(tǒng)的環(huán)形振蕩器結構簡單便于集成，但是由于傳統(tǒng)環(huán)形振蕩器的偏置過于簡單，只是粗略的用一個外部電壓去控制環(huán)形振蕩器的頻率，而且這個外部電壓固定不變，導致溫度變化和工藝角變化時，環(huán)形振蕩器輸出的頻率波動較大。在SOC芯片和數(shù)據(jù)存儲芯片等應用中，由于產(chǎn)量巨大，不同批次產(chǎn)品的工藝角往往有很大的差距，而且隨著應用場合的不同，溫度的變化也是在所難免。如果工藝角和溫度變化導致頻率的變化超出電路的可調范圍，則會影響產(chǎn)品的良率，尤其是在包含環(huán)形振蕩器的IP產(chǎn)品中，往往希望環(huán)形振蕩器的適用范圍廣，能最低程度受工藝角和溫度的影響。
【實用新型內容】
[0005]本實用新型的目的在于提供一種自帶溫度和工藝角校準的環(huán)形振蕩器電路，以克服現(xiàn)有技術中存在的缺陷。
[0006]本實用新型的目的通過以下技術方案實現(xiàn):
[0007]—種自帶溫度和工藝角校準的環(huán)形振蕩器電路，它包括四個反相器、一個偏置電路、一個溫度檢測電路、一個工藝角檢測電路，所述反相器為模擬反相器；
[0008]四個反相器順次首尾相連，構成環(huán)形結構，每個反相器都有三個偏置電壓控制端，分別是VB，VT，VC;
[0009]溫度檢測電路不需要任何外部輸入信號，根據(jù)內部檢測電路直接產(chǎn)生偏置電壓VT，去控制四個反相器的偏置電壓控制端。
[0010]工藝角檢測電路不需要任何外部輸入信號，根據(jù)內部檢測電路直接產(chǎn)生偏置電壓VC，去控制四個反相器的偏置電壓控制端。
[0011]優(yōu)選的，所述溫度檢測電路由第一NMOS管，電流源，第一運算放大器，第一電阻、第二電阻、第三電阻、第二 NMOS管和一個BJT管組成，第一 NMOS管的尺寸是L = 2μ，W= 50μ，它的源極接電源VDD，柵極和漏極短接并且連接到電流源的輸入端，電流源的輸出端接地;運算放大器的正輸入端連接到第一 NMOS管的柵極和漏極，運算放大器的負輸入端連接到第二電阻的頂端，運算放大器的輸出端連接到第一電阻的頂端，第一電阻的底端連接第二電阻的頂端形成串聯(lián)連接結構;第二 NMOS管的柵極和漏極短接并連接第三電阻的頂端并同時輸出溫度控制的偏置電壓VT，第二匪OS管的源極連接第一運算放大器的輸出端;第三電阻的底端連接BJT管的發(fā)射極，BJT管的集電極和基極短接并連接到地。
[0012]優(yōu)選的，所述工藝角檢測電路由一個片內電阻、一個片外電阻、第二運算放大器、第三匪OS管、第四匪OS管、第一 PMOS管、第二 PMOS管組成，片內電阻的頂端連接芯片內部電源VDD，底端連接片外電阻，片外電阻的底端直接連接外部PCB板的地;片內電阻和片外電阻串聯(lián)形成分壓結構，第二運算放大器的正輸入端直接連接到片內電阻和片外電阻中間，第二運算放大器的負輸入端連接本身的輸出端，第二運算放大器的輸出端也同時連接到第三NMOS管的柵極，第三NMOS管的源極接地，漏極連接第一 PMOS管的漏極和柵極，第一 PMOS管的源極連接芯片內部電源VDD;第二 PMOS管的基極和第一 PMOS管的基極相連，第二 PMOS管的源極連接電源VDD，漏極連接第四NMOS管的漏極和柵極并同時輸出工藝角控制的偏置電壓VC，第四NMOS管的源極接地。
[0013]優(yōu)選的，所述反相器為模擬反相器，該模擬反相器電路由第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管和第五匪OS管、第六匪OS管、第七NMOS管、第八NMOS管、第九NMOS管組成;第三PMOS管的源極連接電源VDD，柵極和漏極短接并連接到第五NMOS管的漏極;第四PMOS管的源極接電源VDD，柵極連接外部電壓Vctrl，漏極連接第五NMOS管的漏極;第五PMOS管的源極接電源VDD，柵極連接外部電壓Vctrl，漏極連接第六NMOS管的漏極;第六PMOS管的源極連接電源VDD，柵極和漏極短接并連接到第六NMOS管的漏極;第七PMOS管的源極連接電源VDD，柵極連接第八PMOS管的漏極和輸出端Voutp;第八PMOS管的源極連接電源VDD，柵極連接第七PMOS管的漏極和輸出端Voutn;第五NMOS管的柵極連接輸入信號Vinp，第六NMOS管的柵極連接輸入信號Vinn，第五匪OS管和第六匪OS管的源極相連接并且同時連接第七匪OS管、第八匪OS管和第九NMOS管的漏極;第七NMOS管的柵極連接控制電壓VB，源極接地;第八WOS管的柵極連接控制電壓VC，源極接地;第九匪OS管的柵極連接控制電壓VT，源極接地。
[0014]優(yōu)選的，所述偏置電路由第九PMOS管、第十PMOS管、第^^一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管，第一開關、第二開關、第三開關和第十NMOS管組成;第九PMOS管的源極連接電源VDD，漏極連接第十PMOS管的源極，第九PMOS管的柵極連接第十PMOS管的柵極并同時連接外部電壓Vbias;第十PMOS管的漏極連接第一開關的一端，第一開關的另一端連接第十NMOS管的漏極;第^^一PMOS管的源極連接電源VDD，漏極連接第十二 PMOS管的源極，第i^一PMOS管的柵極連接第十二 PMOS管的柵極并同時連接外部電壓Vbias;第十二 PMOS管的漏極連接第二開關的一端，第二開關的另一端連接第十匪OS管的漏極;第十三PMOS管的源極連接電源VDD，漏極連接第十四PMOS管的源極，第十三PMOS管的柵極連接第十四PMOS管的柵極并同時連接外部電壓Vbias;第十四PMOS管的漏極連接第三開關的一端，第三開關的另一端連接第十NMOS管的漏極;第九PMOS管、第十PMOS管的尺寸是W/L;第^^一PMOS管、第十二 PMOS管的尺寸是2W/L;第十三PMOS管、第十四PMOS管的尺寸是4W/L;第十NMOS管的柵極連接到本身的漏極并同時連接偏置電路產(chǎn)生的偏置電壓VB，源極接地。
[0015]本實用新型的有益效果:
[0016]本實用新型的自帶溫度和工藝角校準的環(huán)形振蕩器電路包括四個模擬反相器，一個偏置電路，一個溫度檢測電路，一個工藝角檢測電路，相比于傳統(tǒng)的環(huán)形振蕩器電路，一種自帶溫度和工藝角校準的環(huán)形振蕩器電路增加了溫度檢測電路和工藝角檢測電路;溫度檢測電路通過一個尺寸較大的MOS管(第一匪OS管)感應芯片的溫度，將溫度變化轉化為電壓變化，從而利用變化的電壓去控制模擬反相器的電壓偏置端達到改變頻率的目的；工藝角檢測電路是通過芯片內部的電阻(片內電阻)和一個芯片外部的高精度電阻(片外電阻)比較產(chǎn)生不同的分壓比，這種芯片內部電阻隨工藝角變化而產(chǎn)生阻值的變化，通過與芯片外部高精度電阻的比較產(chǎn)生不同的分壓比，這種變化的電壓被利用來控制模擬反相器的電壓偏置端，產(chǎn)生改變頻率的效果。這種環(huán)形振蕩器內部的模擬反相器同時受偏置電壓產(chǎn)生電路，溫度檢測電路和工藝角檢測電路的控制，使得頻率能根據(jù)溫度和工藝角的變化而自動調整，達到了溫度和工藝角校準的目的。
【附圖說明】
[0017]圖1是傳統(tǒng)的環(huán)形振蕩器整體結構框圖。
[0018]圖2是本實用新型的一種自帶溫度和工藝角校準的環(huán)形振蕩器整體結構框圖。
[0019]圖3是本實用新型中溫度檢測電路的電路示意圖。
[0020]圖4是本實用新型中工藝角檢測電路的電路示意圖。
[0021]圖5是本實用新型中模擬反相器電路的電路示意圖。
[0022 ]圖6是本實用新型中偏置電路的電路示意圖。
【具體實施方式】
[0023]以下結合具體實施例對本實用新型作進一步描述。
[0024]結合圖2，一種自帶溫度和工藝角校準的環(huán)形振蕩器電路，它包括四個反相器、一個偏置電路、一個溫度檢測電路、一個工藝角檢測電路，所述反相器為模擬反相器；
[0025]四個反相器分別首尾相連，構成環(huán)形結構，每個反相器都有三個偏置電壓控制端，分別是VB，VT，VC;
[0026]溫度檢測電路不需要任何外部輸入信號，根據(jù)內部檢測電路直接產(chǎn)生偏置電壓VT，去控制四個反相器的偏置電壓控制端。
[0027]工藝角檢測電路不需要任何外部輸入信號，根據(jù)內部檢測電路直接產(chǎn)生偏置電壓VC，去控制四個反相器的偏置電壓控制端。
[0028]這四個反相器首尾相連，構成環(huán)形結構，并且前三個模擬反相器的負輸出端連接后一級模擬反相器的正輸入端，前三個模擬反相器的正輸出端連接后一級模擬反相器的負輸入端，最后一級模擬反相器的負輸出端連接第一級模擬反相器的負輸入端，最后一級模擬反相器的正輸出端連接第一級模擬反相器的正輸入端。
[0029]優(yōu)選的實施例中，結合圖3，所述溫度檢測電路由第一匪OS管(31)，電流源(32)，第一運算放大器(33)，第一電阻(35)、第二電阻(34)、第三電阻(37)、第二匪OS管(36)和一個BJT管(38)組成，第一 NMOS管(31)的尺寸是L=2y，W=50y，它的源極接電源VDD，柵極和漏極短接并且連接到電流源(32)的輸入端，電流源(32)的輸出端接地;運算放大器(33)的正輸入端連接到第一匪OS管(31)的柵極和漏極，運算放大器(33)的負輸入端連接到第二電阻
(34)的頂端，運算放大器(33)的輸出端連接到第一電阻(35)的頂端，第一電阻(35)的底端連接第二電阻(34)的頂端形成串聯(lián)連接結構;第二匪OS管(36)的柵極和漏極短接并連接第三電阻(37)的頂端并同時輸出溫度控制的偏置電壓VT，第二 NMOS管(36)的源極連接第一運算放大器(33)的輸出端;第三電阻(37)的底端連接B JT管(38)的發(fā)射極，B JT管(38)的集電極和基極短接并連接到地。
[0030]此溫度檢測電路不需要任何外部輸入信號，其利用內部的較大尺寸第一NMOS管感應溫度變化從而產(chǎn)生隨溫度變化的電壓差，這種電壓變化被用來控制模擬反相器的電壓偏置端，補償由溫度變化引起的頻率變化。所述溫度檢測電路包含一個尺寸較大的第一 NMOS管，此尺寸的第一 NMOS管和電流源組合，能將溫度變化轉化成電壓變化;配合鉗位電路和BJT管，能將大尺寸MOS管輸出的電壓變化在BJT集電極穩(wěn)定輸出。
[0031]優(yōu)選的實施例中，結合圖4，所述工藝角檢測電路由一個片內電阻(41)、一個片外電阻(42)、第二運算放大器(43)、第三NMOS管(45)、第四NMOS管(47)、第一PMOS管(46)、第二PMOS管(48)組成，片內電阻(41)的頂端連接芯片內部電源VDD，底端連接片外電阻(42)，片外電阻(42)的底端直接連接外部PCB板的地;片內電阻(41)和片外電阻(42)串聯(lián)形成分壓結構，第二運算放大器(43)的正輸入端直接連接到片內電阻(41)和片外電阻(42)中間，第二運算放大器(43)的負輸入端連接本身的輸出端，第二運算放大器(43)的輸出端也同時連接到第三WOS管(45)的柵極，第三匪OS管(45)的源極接地，漏極連接第一 PMOS管(44)的漏極和柵極，第一 PMOS管(44)的源極連接芯片內部電源VDD;第二 PMOS管(46)的基極和第一PMOS管(44)的基極相連，第二 PMOS管(46)的源極連接電源VDD，漏極連接第四NMOS管(47)的漏極和柵極并同時輸出工藝角控制的偏置電壓VC，第四NMOS管(47)的源極接地。所述片外電阻(42)為高精度電阻。
[0032]此工藝角檢測電路不需要任何外部輸入信號，其利用芯片的片內電阻和芯片外部的高精度片外電阻做分壓比較，因為芯片內部電阻的阻值隨工藝角變化但是芯片外部高精度電阻的阻值不受工藝角影響，兩個電阻串聯(lián)連接而成的分壓電路產(chǎn)生的電壓隨工藝角變化，這個分壓電路產(chǎn)生的偏置電壓用來控制模擬反相器的一個電壓偏置端，補償由工藝角變化引起的頻率變化。
[0033]優(yōu)選的實施例中，結合圖5，所述反相器為模擬反相器，該模擬反相器電路由第三PMOS管(51)、第四PMOS管(52)、第五PMOS管(53)、第六PMOS管(54)、第七PMOS管(55)、第八PMOS管(56)和第五NMOS管(57 )、第六NMOS管(58 )、第七NMOS管(59 )、第八NMOS管(510 )、第九匪OS管(511)組成；第三PMOS管(51)的源極連接電源VDD，柵極和漏極短接并連接到第五NMOS管(57)的漏極;第四PMOS管(52)的源極接電源VDD，柵極連接外部電壓VctrI，漏極連接第五NMOS管(57)的漏極;第五PMOS管(53)的源極接電源VDD，柵極連接外部電壓VctrI，漏極連接第六NMOS管(58)的漏極;第六PMOS管(54)的源極連接電源VDD，柵極和漏極短接并連接到第六匪OS管(58)的漏極;第七PMOS管(55)的源極連接電源VDD，柵極連接第八PMOS管(56)的漏極和輸出端Voutp;第八PMOS管(56)的源極連接電源VDD，柵極連接第七PMOS管(55)的漏極和輸出端Voutn;第五NMOS管(57)的柵極連接輸入信號Vinp，第六NMOS管(58)的柵極連接輸入信號Vinn，第五NMOS管(57)和第六NMOS管(58)的源極相連接并且同時連接第七NMOS管(59)、第八NMOS管(510)和第九匪OS管(511)的漏極;第七匪OS管(59)的柵極連接控制電壓VB，源極接地;第八匪OS管(510)的柵極連接控制電壓VC，源極接地;第九匪OS管(511)的柵極連接控制電壓VT，源極接地。
[0034]優(yōu)選的實施例中，結合圖6，所述偏置電路由第九PMOS管(61)、第十PMOS管(62)、第i^一PMOS管(63)、第十二PMOS管(64)、第十三PMOS管(65)、第十四PMOS管(66)，第一開關(SI)、第二開關(S2)、第三開關(S3)和第十匪OS管(67)組成;第九PMOS管(61)的源極連接電源VDD，漏極連接第十PMOS管(62)的源極，第九PMOS管(61)的柵極連接第十PMOS管(62)的柵極并同時連接外部電壓Vbias;第十PMOS管(62)的漏極連接第一開關(SI)的一端，第一開關(SI)的另一端連接第十NMOS管(67)的漏極;第^^一PMOS管(63)的源極連接電源VDD，漏極連接第十二 PMOS管(64)的源極，第^^一PMOS管(63)的柵極連接第十二 PMOS管(64)的柵極并同時連接外部電壓Vbias;第十二 PMOS管(64)的漏極連接第二開關(S2)的一端，第二開關(S2)的另一端連接第十NMOS管(67)的漏極;第十三PMOS管(65)的源極連接電源VDD，漏極連接第十四PMOS管(66)的源極，第十三PMOS管(65)的柵極連接第十四PMOS管(66)的柵極并同時連接外部電壓Vbias;第十四PMOS管(66)的漏極連接第三開關(S3)的一端，第三開關(S3)的另一端連接第十NMOS管(67)的漏極;第九PMOS管(61)、第十PMOS管(62)的尺寸是W/L;第^^一PMOS管(63)、第十二PMOS管(64)的尺寸是2W/L ；第十三PMOS管(65)、第十四PMOS管(66)的尺寸是4W/L;第十NMOS管(67)的柵極連接到本身的漏極并同時連接偏置電路產(chǎn)生的偏置電壓VB，源極接地。
[0035]以上實施例僅用于說明本實用新型的技術方案，而非對本實用新型保護范圍的限制，盡管參照較佳實施例對本實用新型作了詳細地說明，本領域的普通技術人員應當理解，可以對本實用新型的技術方案進行修改或等同替換，而不脫離本實用新型技術方案的實質和范圍。
【主權項】
1.一種自帶溫度和工藝角校準的環(huán)形振蕩器電路，其特征在于:它包括四個反相器、一個偏置電路、一個溫度檢測電路、一個工藝角檢測電路，所述反相器為模擬反相器； 四個反相器順次首尾相連，構成環(huán)形結構，每個反相器都有三個偏置電壓控制端，分別是VB,VT,VC; 溫度檢測電路不需要任何外部輸入信號，根據(jù)內部檢測電路直接產(chǎn)生偏置電壓VT，去控制四個反相器的偏置電壓控制端； 工藝角檢測電路不需要任何外部輸入信號，根據(jù)內部檢測電路直接產(chǎn)生偏置電壓VC，去控制四個反相器的偏置電壓控制端。2.根據(jù)權利要求1所述的一種自帶溫度和工藝角校準的環(huán)形振蕩器電路，其特征在于:所述溫度檢測電路由第一NMOS管(31)，電流源(32)，第一運算放大器(33)，第一電阻(35)、第二電阻(34)、第三電阻(37)、第二匪OS管(36)和一個BJT管(38)組成，第一 NMOS管(31)的尺寸是L = 2μ，W=50μ，它的源極接電源VDD，柵極和漏極短接并且連接到電流源(32)的輸入端，電流源(32)的輸出端接地;運算放大器(33)的正輸入端連接到第一NMOS管(31)的柵極和漏極，運算放大器(33)的負輸入端連接到第二電阻(34)的頂端，運算放大器(33)的輸出端連接到第一電阻(35)的頂端，第一電阻(35)的底端連接第二電阻(34)的頂端形成串聯(lián)連接結構;第二匪OS管(36)的柵極和漏極短接并連接第三電阻(37)的頂端并同時輸出溫度控制的偏置電壓VT，第二匪OS管(36)的源極連接第一運算放大器(33)的輸出端；第三電阻(37)的底端連接BJT管(38)的發(fā)射極，BJT管(38)的集電極和基極短接并連接到地。3.根據(jù)權利要求1所述的一種自帶溫度和工藝角校準的環(huán)形振蕩器電路，其特征在于:所述工藝角檢測電路由一個片內電阻(41)、一個片外電阻(42)、第二運算放大器(43)、第三NMOS管(45)、第四匪OS管(47)、第一PMOS管(46)、第二PMOS管(48)組成，片內電阻(41)的頂端連接芯片內部電源VDD，底端連接片外電阻(42)，片外電阻(42)的底端直接連接外部PCB板的地;片內電阻(41)和片外電阻(42)串聯(lián)形成分壓結構，第二運算放大器(43)的正輸入端直接連接到片內電阻(41)和片外電阻(42)中間，第二運算放大器(43)的負輸入端連接本身的輸出端，第二運算放大器(43)的輸出端也同時連接到第三匪OS管(45)的柵極，第三WOS管(45)的源極接地，漏極連接第一 PMOS管(44)的漏極和柵極，第一 PMOS管(44)的源極連接芯片內部電源VDD;第二 PMOS管(46)的基極和第一 PMOS管(44)的基極相連，第二 PMOS管(46)的源極連接電源VDD，漏極連接第四NMOS管(47)的漏極和柵極并同時輸出工藝角控制的偏置電壓VC，第四NMOS管(47)的源極接地。4.根據(jù)權利要求1所述的一種自帶溫度和工藝角校準的環(huán)形振蕩器電路，其特征在于:所述反相器為模擬反相器，該模擬反相器電路由第三PMOS管(51)、第四PMOS管(52)、第五PMOS管(53)、第六PMOS管(54)、第七PMOS管(55)、第八PMOS管(56)和第五NMOS管(57)、第六NMOS管(58)、第七NMOS管(59)、第八匪OS管(510)、第九匪OS管(511)組成；第三PMOS管(51)的源極連接電源VDD，柵極和漏極短接并連接到第五NMOS管(57)的漏極;第四PMOS管(52)的源極接電源VDD，柵極連接外部電壓VctrI，漏極連接第五匪OS管(57)的漏極；第五PMOS管(53)的源極接電源VDD，柵極連接外部電壓VctrI，漏極連接第六匪OS管(58)的漏極;第六PMOS管(54)的源極連接電源VDD，柵極和漏極短接并連接到第六匪OS管(58)的漏極;第七PMOS管(55)的源極連接電源VDD，柵極連接第八PMOS管(56)的漏極和輸出端Voutp;第八PMOS管(56)的源極連接電源VDD，柵極連接第七PMOS管(55)的漏極和輸出端Voutn;第五匪OS管(57)的柵極連接輸入信號Vinp，第六匪OS管(58)的柵極連接輸入信號Vinn，第五匪OS管(57)和第六匪OS管(58)的源極相連接并且同時連接第七匪OS管(59)、第八匪OS管(510)和第九NMOS管(511)的漏極;第七匪OS管(59)的柵極連接控制電壓VB，源極接地;第八NMOS管(510)的柵極連接控制電壓VC，源極接地;第九NMOS管(511)的柵極連接控制電壓VT，源極接地。5.根據(jù)權利要求1所述的一種自帶溫度和工藝角校準的環(huán)形振蕩器電路，其特征在于:所述偏置電路由第九PMOS管(61)、第十PMOS管(62)、第^^一PMOS管(63)、第十二PMOS管(64)、第十三PMOS管(65)、第十四PMOS管(66)，第一開關(SI)、第二開關(S2)、第三開關(S3)和第十匪OS管(67)組成;第九PMOS管(61)的源極連接電源VDD，漏極連接第十PMOS管(62)的源極，第九PMOS管(61)的柵極連接第十PMOS管(62)的柵極并同時連接外部電壓Vbias;第十PMOS管(62)的漏極連接第一開關(SI)的一端，第一開關(SI)的另一端連接第十NMOS管(67)的漏極;第i^一PMOS管(63)的源極連接電源VDD，漏極連接第十二 PMOS管(64)的源極，第十一PMOS管(63)的柵極連接第十二PMOS管(64)的柵極并同時連接外部電壓Vbias;第十二PMOS管(64)的漏極連接第二開關(S2)的一端，第二開關(S2)的另一端連接第十NMOS管(67)的漏極;第十三PMOS管(65)的源極連接電源VDD，漏極連接第十四PMOS管(66)的源極，第十三PMOS管(65)的柵極連接第十四PMOS管(66)的柵極并同時連接外部電壓Vbias;第十四PMOS管(66)的漏極連接第三開關(S3)的一端，第三開關(S3)的另一端連接第十NMOS管(67)的漏極;第九PMOS管(61)、第十PMOS管(62)的尺寸是W/L;第^^一PMOS管(63)、第十二PMOS管(64)的尺寸是2W/L ；第十三PMOS管(65)、第十四PMOS管(66)的尺寸是4W/L ；第十NMOS管(67)的柵極連接到本身的漏極并同時連接偏置電路產(chǎn)生的偏置電壓VB，源極接地。
【文檔編號】H03K3/03GK205566248SQ201620281148
【公開日】2016年9月7日
【申請日】2016年4月6日
【發(fā)明人】呂愛俊, 沈劍均
【申請人】江蘇星宇芯聯(lián)電子科技有限公司