技術(shù)編號：12288506
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明公開了用于嵌入式閃存裝置內(nèi)的改進(jìn)的通電次序的系統(tǒng)和方法。背景技術(shù)使用浮柵來在其上存儲電荷的閃存單元以及形成于半導(dǎo)體襯底中的此類非易失性存儲器單元的存儲器陣列，在現(xiàn)有技術(shù)中是眾所周知的。通常，此類浮柵存儲器單元一直是分裂柵類型或疊柵類型的。圖1中示出一種現(xiàn)有技術(shù)的非易失性存儲器單元10。分裂柵超快閃(SuperFlash,SF)存儲器單元10包括第一導(dǎo)電類型(諸如P型)的半導(dǎo)體襯底1。襯底1具有表面，在該表面上形成第二導(dǎo)電類型(諸如N型)的第一區(qū)2(也稱為源極線SL)。同樣屬于第二導(dǎo)電類型(...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。