技術編號：12456217
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體集成電路技術領域，特別涉及一種D觸發(fā)器保持時間的測量電路及測量方法。背景技術請參考圖1，其是D觸發(fā)器的原理圖。如圖1所示，D觸發(fā)器的D端即數據輸入端連接數據信號DATA，時鐘輸入端C盈連接時鐘時鐘信號CLOC盈。當數據信號在時鐘信號的上升沿之后的超過hold時間(圖1中兩根虛線之間延時)的寬度才變化時，這時輸出信號是正確的，即Q輸出端輸出為時鐘信號的上升沿時數據信號的值；而當數據信號在時鐘信號的上升沿之后的hold時間的寬度內就變化時，這時輸出信號將不正確，即Q輸出端輸出不再為時...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。