本發(fā)明涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，特別涉及一種D觸發(fā)器保持時(shí)間的測(cè)量電路及測(cè)量方法。

背景技術(shù)：

請(qǐng)參考圖1，其是D觸發(fā)器的原理圖。如圖1所示，D觸發(fā)器的D端即數(shù)據(jù)輸入端連接數(shù)據(jù)信號(hào)DATA，時(shí)鐘輸入端C盈連接時(shí)鐘時(shí)鐘信號(hào)CLOC盈。當(dāng)數(shù)據(jù)信號(hào)在時(shí)鐘信號(hào)的上升沿之后的超過(guò)hold時(shí)間(圖1中兩根虛線之間延時(shí))的寬度才變化時(shí)，這時(shí)輸出信號(hào)是正確的，即Q輸出端輸出為時(shí)鐘信號(hào)的上升沿時(shí)數(shù)據(jù)信號(hào)的值；而當(dāng)數(shù)據(jù)信號(hào)在時(shí)鐘信號(hào)的上升沿之后的hold時(shí)間的寬度內(nèi)就變化時(shí)，這時(shí)輸出信號(hào)將不正確，即Q輸出端輸出不再為時(shí)鐘信號(hào)的上升沿時(shí)數(shù)據(jù)信號(hào)的值，而是變化后的值。所以在數(shù)字設(shè)計(jì)中，D觸發(fā)器的保持時(shí)間是其關(guān)鍵技術(shù)指標(biāo)之一。

如圖2所示，是現(xiàn)有的測(cè)量D觸發(fā)器保持時(shí)間的電路示意圖，數(shù)據(jù)信號(hào)通過(guò)一條m級(jí)緩沖器串聯(lián)形成的延時(shí)鏈A接到D觸發(fā)器的數(shù)據(jù)輸入端，時(shí)鐘信號(hào)通過(guò)一條m級(jí)緩沖器串聯(lián)形成的延時(shí)鏈B接到D觸發(fā)器的時(shí)鐘輸入端，通過(guò)改變數(shù)據(jù)信號(hào)通過(guò)的延時(shí)鏈A中緩沖器級(jí)數(shù)來(lái)調(diào)節(jié)延時(shí)，如果在將所述延時(shí)鏈A中緩沖器級(jí)數(shù)從m級(jí)增加到m+n級(jí)時(shí)，數(shù)據(jù)建立成功，將數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)通過(guò)的緩沖個(gè)數(shù)的差值乘上單個(gè)緩沖器的延時(shí)T_buffer就是D觸發(fā)器的保持時(shí)間T_hold0。由圖2中的電路測(cè)量出來(lái)的保持時(shí)間為：

(n-1)T_buffer＜T_hold0＜＝nT_buffer；

D觸發(fā)器的保持時(shí)間在n-1個(gè)緩沖器和n個(gè)緩沖器延時(shí)之間，測(cè)量精度取決于緩沖器的延時(shí)，跟工藝存在很大的相關(guān)性，所以測(cè)量結(jié)果并不精準(zhǔn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種D觸發(fā)器保持時(shí)間的測(cè)量電路及測(cè)量方法，以解決現(xiàn)有的電路測(cè)量出的D觸發(fā)器的保持時(shí)間不精確的問(wèn)題。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種D觸發(fā)器保持時(shí)間的測(cè)量電路，包括第一輸入單元、第一轉(zhuǎn)換單元和第一輸出單元，其中，

所述第一輸入單元包括兩個(gè)緩沖器和兩條延時(shí)鏈，所述兩個(gè)緩沖器分別為第一數(shù)據(jù)緩沖器和第一時(shí)鐘緩沖器，所述兩條延時(shí)鏈分別為第一數(shù)據(jù)延時(shí)鏈和第一時(shí)鐘延時(shí)鏈，所述第一數(shù)據(jù)延時(shí)鏈的一端與所述第一數(shù)據(jù)緩沖器相連，所述第一時(shí)鐘延時(shí)鏈的一端與所述第一時(shí)鐘緩沖器相連；

所述第一轉(zhuǎn)換單元包括兩個(gè)電壓轉(zhuǎn)換單元，分別為第一數(shù)據(jù)電壓轉(zhuǎn)換單元和第一時(shí)鐘電壓轉(zhuǎn)換單元，所述第一數(shù)據(jù)電壓轉(zhuǎn)換單元與所述第一數(shù)據(jù)延時(shí)鏈的另一端相連，所述第一時(shí)鐘電壓轉(zhuǎn)換單元與所述第一時(shí)鐘延時(shí)鏈的另一端相連；

所述第一輸出單元包括第一D觸發(fā)器和多個(gè)緩沖器，所述第一D觸發(fā)器具有第一數(shù)據(jù)信號(hào)輸入端和第一時(shí)鐘信號(hào)輸入端，所述第一數(shù)據(jù)信號(hào)輸入端通過(guò)緩沖器和所述第一數(shù)據(jù)電壓轉(zhuǎn)換單元串聯(lián)，所述第一時(shí)鐘信號(hào)輸入端通過(guò)緩沖器和所述第一時(shí)鐘電壓轉(zhuǎn)換單元串聯(lián)；

所述D觸發(fā)器保持時(shí)間的測(cè)量電路還包括兩個(gè)電壓源，分別為第一電壓源和第二電壓源，所述第一電壓源施加于所述第一輸入單元，所述第二電壓源施加于所述第一輸出單元；其中所述第一電壓源的電壓值能夠改變。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述D觸發(fā)器保持時(shí)間的測(cè)量電路還包括第一初始數(shù)據(jù)信號(hào)輸入端和第一初始時(shí)鐘信號(hào)輸入端，所述第一初始數(shù)據(jù)信號(hào)輸入端與所述第一數(shù)據(jù)緩沖器相連，所述第一初始時(shí)鐘信號(hào)輸入端與所述第一時(shí)鐘緩沖器相連。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述第一初始數(shù)據(jù)信號(hào)輸入端與所述第一初始時(shí)鐘信號(hào)輸入端相連接，以避免不同的IO端口和連線延時(shí)所引入的誤差。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述第二電壓源的電壓值固定不變。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述第一電壓源的最大電壓比所述D觸發(fā)器保持時(shí)間的測(cè)量電路中緩沖器的擊穿電壓小，所述第一電壓源的最小電壓比所述D觸發(fā)器保持時(shí)間的測(cè)量電路中緩沖器的域值電壓大。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述第一數(shù)據(jù)延時(shí)鏈和所述第一時(shí)鐘延時(shí)鏈均為由p個(gè)緩沖器串聯(lián)形成的延時(shí)鏈，p為非零的正整數(shù)。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述第一D觸發(fā)器的數(shù)據(jù)輸入端和所述第一數(shù)據(jù)電壓轉(zhuǎn)換單元之間所連的緩沖器的數(shù)量為一個(gè)或多個(gè)；所述第一D觸發(fā)器的時(shí)鐘輸入端和所述第一時(shí)鐘電壓轉(zhuǎn)換單元之間所連的緩沖器的數(shù)量為一個(gè)或者多個(gè)。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述第一D觸發(fā)器的輸出端連接有一個(gè)緩沖器。

本發(fā)明還提供了另一種D觸發(fā)器保持時(shí)間的測(cè)量電路，包括第二輸入單元、第二轉(zhuǎn)換單元和第二輸出單元，其中，

所述第二輸入單元包括反相器、第二時(shí)鐘緩沖器和兩條延時(shí)鏈，所述兩條延時(shí)鏈分別為第二數(shù)據(jù)延時(shí)鏈和第二時(shí)鐘延時(shí)鏈，所述第二數(shù)據(jù)延時(shí)鏈的一端與所述反相器相連，所述第二時(shí)鐘延時(shí)鏈的一端與所述第二時(shí)鐘緩沖器相連；

所述第二轉(zhuǎn)換單元包括兩個(gè)電壓轉(zhuǎn)換單元，分別為第二數(shù)據(jù)電壓轉(zhuǎn)換單元和第二時(shí)鐘電壓轉(zhuǎn)換單元，所述第二數(shù)據(jù)電壓轉(zhuǎn)換單元與所述第二數(shù)據(jù)延時(shí)鏈的另一端相連，所述第二時(shí)鐘電壓轉(zhuǎn)換單元與所述第二時(shí)鐘延時(shí)鏈的另一端相連；

所述第二輸出單元包括第二D觸發(fā)器和多個(gè)緩沖器，所述第二D觸發(fā)器具有第二數(shù)據(jù)信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端，所述第二數(shù)據(jù)信號(hào)輸入端通過(guò)緩沖器和所述第二數(shù)據(jù)電壓轉(zhuǎn)換單元串聯(lián)，所述第二時(shí)鐘信號(hào)輸入端通過(guò)緩沖器和所述第二時(shí)鐘電壓轉(zhuǎn)換單元串聯(lián)；

所述D觸發(fā)器保持時(shí)間的測(cè)量電路還包括兩個(gè)電壓源，分別為第三電壓源和第四電壓源，所述第三電壓源施加于所述第二輸入單元，所述第四電壓源施加于所述第二輸出單元；其中所述第三電壓源的電壓值能夠改變。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述D觸發(fā)器保持時(shí)間的測(cè)量電路還包括第二初始數(shù)據(jù)信號(hào)輸入端和第二初始時(shí)鐘信號(hào)輸入端，所述第二初始數(shù)據(jù)信號(hào)輸入端與所述反相器相連，所述第二初始時(shí)鐘信號(hào)輸入端與所述第二時(shí)鐘緩沖器相連。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述第二初始數(shù)據(jù)信號(hào)輸入端與所述第二初始時(shí)鐘信號(hào)輸入端相連接，以避免不同的IO端口和連線延時(shí)所引入的誤差。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述第四電壓源的電壓值固定不變。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述第三電壓源的最大電壓比所述D觸發(fā)器保持時(shí)間的測(cè)量電路中緩沖器的擊穿電壓小，所述第三電壓源的最小電壓比所述D觸發(fā)器保持時(shí)間的測(cè)量電路中緩沖器的域值電壓大。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述第二數(shù)據(jù)延時(shí)鏈和所述第二時(shí)鐘延時(shí)鏈均由q個(gè)緩沖器串聯(lián)形成的延時(shí)鏈，q為非零的正整數(shù)。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述第二D觸發(fā)器的數(shù)據(jù)輸入端和所述第二數(shù)據(jù)電壓轉(zhuǎn)換單元之間所連的緩沖器的數(shù)量為一個(gè)或多個(gè)；所述第二D觸發(fā)器的時(shí)鐘輸入端和所述第二時(shí)鐘電壓轉(zhuǎn)換單元之間所連的緩沖器的數(shù)量為一個(gè)或者多個(gè)。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量電路中，所述第二D觸發(fā)器的輸出端連接有一個(gè)緩沖器。

一種D觸發(fā)器保持時(shí)間的測(cè)量方法，包括：

在第一數(shù)據(jù)延時(shí)鏈上增加n個(gè)緩沖器時(shí)D觸發(fā)器保持時(shí)間的測(cè)量電路的輸出信號(hào)首次發(fā)生翻轉(zhuǎn)；

調(diào)整第一電壓源的電壓值到達(dá)臨界狀態(tài)V_critical，所述D觸發(fā)器保持時(shí)間的測(cè)量電路的輸出信號(hào)未發(fā)生翻轉(zhuǎn)，在V_critical+ΔV時(shí)輸出信號(hào)首次發(fā)生翻轉(zhuǎn)，得到所述第一D觸發(fā)器的保持時(shí)間T_hold0，此時(shí)其中，ΔV為所述第一電壓源可調(diào)整的最小步長(zhǎng)，為臨界狀態(tài)V_critical時(shí)單個(gè)緩沖器的平均延時(shí)，為V_critical+ΔV時(shí)單個(gè)緩沖器的平均延時(shí)。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量方法中，在所述第一數(shù)據(jù)延時(shí)鏈上增加緩沖器前，所述D觸發(fā)器保持時(shí)間的測(cè)量方法還包括：先將所述D觸發(fā)器保持時(shí)間的測(cè)量電路中的第一D觸發(fā)器的輸出設(shè)置為1。

本發(fā)明還提供了另一種D觸發(fā)器保持時(shí)間的測(cè)量方法，包括：

在第二數(shù)據(jù)延時(shí)鏈增上加n個(gè)緩沖器時(shí)D觸發(fā)器保持時(shí)間的測(cè)量電路的輸出信號(hào)首次發(fā)生翻轉(zhuǎn)；

調(diào)整第三電壓源的電壓值到達(dá)臨界狀態(tài)V'_critical，所述D觸發(fā)器保持時(shí)間的測(cè)量電路的輸出信號(hào)未發(fā)生翻轉(zhuǎn)，在V'_critical+ΔV時(shí)輸出信號(hào)首次發(fā)生翻轉(zhuǎn)，得到所述第二D觸發(fā)器的保持時(shí)間T_hold1，此時(shí)其中，ΔV為所述第三電壓源可調(diào)整的最小步長(zhǎng)，和為臨界狀態(tài)V'_critical時(shí)單個(gè)緩沖器和反相器的平均延時(shí)，和為V'_critical+ΔV時(shí)單個(gè)緩沖器和反相器的平均延時(shí)。

可選的，在所述D觸發(fā)器保持時(shí)間的測(cè)量方法中，在所述第二數(shù)據(jù)延時(shí)鏈上增加緩沖器前，所述D觸發(fā)器保持時(shí)間的測(cè)量方法還包括：先將所述D觸發(fā)器保持時(shí)間的測(cè)量電路中的第二D觸發(fā)器的輸出復(fù)位為0。

一種單個(gè)緩沖器平均延時(shí)測(cè)量電路，所述單個(gè)緩沖器平均延時(shí)測(cè)量電路包括：緩沖器延時(shí)鏈及可變電壓產(chǎn)生電路；其中，

所述緩沖器延時(shí)鏈包括多級(jí)串聯(lián)的緩沖器；

所述可變電壓產(chǎn)生電路向所述緩沖器延時(shí)鏈?zhǔn)┘右豢勺冸妷?，以測(cè)量在不同電壓下單個(gè)緩沖器的平均延時(shí)。

一種單個(gè)緩沖器平均延時(shí)的測(cè)量方法，包括：

測(cè)量信號(hào)穿過(guò)緩沖器延時(shí)鏈所需的時(shí)間；

將所述時(shí)間除以所述緩沖器延時(shí)鏈中緩沖器的級(jí)數(shù)，得到單個(gè)緩沖器平均延時(shí)。

一種單個(gè)反相器平均延時(shí)測(cè)量電路，所述單個(gè)反相器平均延時(shí)測(cè)量電路包括：反相器延時(shí)鏈及可變電壓產(chǎn)生電路；其中

所述反相器延時(shí)鏈包括多級(jí)串聯(lián)的反相器；

所述可變電壓產(chǎn)生電路向所述反相器延時(shí)鏈?zhǔn)┘右豢勺冸妷?，以測(cè)量在不同電壓下單個(gè)反相器的平均延時(shí)。

一種單個(gè)反相器平均延時(shí)的測(cè)量方法，包括：

測(cè)量信號(hào)穿過(guò)反相器延時(shí)鏈所需的時(shí)間；

將所述時(shí)間除以所述反相器延時(shí)鏈中反相器的級(jí)數(shù)，得到單個(gè)反相器平均延時(shí)。

在本發(fā)明提供的D觸發(fā)器保持時(shí)間的測(cè)量電路及測(cè)量方法中，所述D觸發(fā)器保持時(shí)間的測(cè)量電路包括輸入單元、轉(zhuǎn)換單元和輸出單元；進(jìn)一步的，還包括一可變電壓源，施加在所述輸入單元上，通過(guò)調(diào)整所述可變電壓源的電壓值，改變單個(gè)緩沖器和單個(gè)反相器的延時(shí)，本發(fā)明提供的測(cè)量電路中D觸發(fā)器的保持時(shí)間不再跟緩沖器自身的延時(shí)相關(guān)，而是跟電壓可調(diào)整的最小步長(zhǎng)所引起的緩沖器延時(shí)差相關(guān)。本發(fā)明另外還提供了單個(gè)緩沖器和單個(gè)反相器平均延時(shí)的測(cè)量電路及方法，測(cè)量電路中包括緩沖器延時(shí)鏈和反相器延時(shí)鏈，還包括可變電壓產(chǎn)生電路；所述可變電壓產(chǎn)生電路施加一可變電壓于所述緩沖器延時(shí)鏈和所述反相器延時(shí)鏈上，以測(cè)量在不同電壓下單個(gè)緩沖器和單個(gè)反相器的平均延時(shí)。

附圖說(shuō)明

圖1是D觸發(fā)器的原理圖；

圖2是現(xiàn)有的D觸發(fā)器的數(shù)據(jù)保持時(shí)間的測(cè)量電路圖；

圖3是實(shí)施例一提供的D觸發(fā)器保持時(shí)間的測(cè)量電路圖；

圖4是實(shí)施例二提供的D觸發(fā)器保持時(shí)間的測(cè)量電路圖；

圖5是實(shí)施例三提供的D觸發(fā)器保持時(shí)間的測(cè)量方法流程圖；

圖6是實(shí)施例四提供的D觸發(fā)器保持時(shí)間的測(cè)量方法流程圖；

圖7是單個(gè)緩沖器平均延時(shí)的測(cè)量電路圖；

圖8是單個(gè)緩沖器平均延時(shí)的測(cè)量方法流程示意圖；

圖9是單個(gè)反相器平均延時(shí)的測(cè)量電路圖；

圖10是單個(gè)反相器平均延時(shí)的測(cè)量方法流程示意圖。

具體實(shí)施方式

以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出的D觸發(fā)器保持時(shí)間的測(cè)量電路及測(cè)量方法作進(jìn)一步詳細(xì)說(shuō)明。根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。

實(shí)施例一

本發(fā)明提供了一種D觸發(fā)器保持時(shí)間的測(cè)量電路1，用于測(cè)量輸出信號(hào)從高向低翻轉(zhuǎn)時(shí)D觸發(fā)器的保持時(shí)間，原理圖如圖3所示。所述D觸發(fā)器保持時(shí)間的測(cè)量電路1包括：第一輸入單元11、第一轉(zhuǎn)換單元12和第一輸出單元13。

具體的，所述第一輸入單元11包括兩個(gè)緩沖器和兩條延時(shí)鏈，所述兩個(gè)緩沖器分別為第一數(shù)據(jù)緩沖器111和第一時(shí)鐘緩沖器112，所述兩條延時(shí)鏈分別為第一數(shù)據(jù)延時(shí)鏈113和第一時(shí)鐘延時(shí)鏈114，所述第一數(shù)據(jù)延時(shí)鏈113的一端與所述第一數(shù)據(jù)緩沖器111相連，所述第一時(shí)鐘延時(shí)鏈114的一端與所述第一時(shí)鐘緩沖器112相連；具體的，所述第一數(shù)據(jù)延時(shí)鏈113和所述第一時(shí)鐘延時(shí)鏈114均為由p個(gè)緩沖器串聯(lián)形成的延時(shí)鏈，并且p為非零的正整數(shù)。

具體的，所述第一轉(zhuǎn)換單元12包括兩個(gè)電壓轉(zhuǎn)換單元，分別為第一數(shù)據(jù)電壓轉(zhuǎn)換單元121和第一時(shí)鐘電壓轉(zhuǎn)換單元122，所述第一數(shù)據(jù)電壓轉(zhuǎn)換單元121與所述第一數(shù)據(jù)延時(shí)鏈113的另一端相連，所述第一時(shí)鐘電壓轉(zhuǎn)換單元122與所述第一時(shí)鐘延時(shí)鏈114的另一端相連；所述兩個(gè)電壓轉(zhuǎn)換單元用于傳輸不同電壓域之間的數(shù)據(jù)。

具體的，所述第一輸出單元13包括第一D觸發(fā)器131和多個(gè)緩沖器，所述第一D觸發(fā)器131具有第一數(shù)據(jù)信號(hào)輸入端1311和第一時(shí)鐘信號(hào)輸入端1312，所述第一數(shù)據(jù)信號(hào)輸入端1311通過(guò)一個(gè)或多個(gè)緩沖器和所述第一數(shù)據(jù)電壓轉(zhuǎn)換單元121串聯(lián)，所述第一時(shí)鐘信號(hào)輸入端1312通過(guò)一個(gè)或多個(gè)緩沖器和所述第一時(shí)鐘電壓轉(zhuǎn)換單元122串聯(lián)；進(jìn)一步的，所述第一D觸發(fā)器131的輸出端連接一個(gè)緩沖器。

具體的，所述D觸發(fā)器保持時(shí)間的測(cè)量電路1還包括兩個(gè)電壓源(圖中未示出)，分別為第一電壓源和第二電壓源，所述第一電壓源施加于所述第一輸入單元11，所述第二電壓源施加于所述第一輸出單元12；其中所述第一電壓源的電壓值能夠改變，所述第一電壓源的最大電壓比所述D觸發(fā)器保持時(shí)間的測(cè)量電路1中緩沖器的擊穿電壓小，所述第一電壓源的最小電壓比所述D觸發(fā)器保持時(shí)間的測(cè)量電路1中緩沖器的域值電壓大。所述第二電壓源的電壓值固定不變。

具體的，所述D觸發(fā)器保持時(shí)間的測(cè)量電路還包括第一初始數(shù)據(jù)信號(hào)輸入端1D和第一初始時(shí)鐘信號(hào)輸入端1C，用于向所述D觸發(fā)器保持時(shí)間的測(cè)量電路輸入數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)。所述第一初始數(shù)據(jù)信號(hào)輸入端1D與所述第一數(shù)據(jù)緩沖器111相連，所述第一初始時(shí)鐘信號(hào)輸入端1C與所述第一時(shí)鐘緩沖器112相連。進(jìn)一步的，所述第一初始數(shù)據(jù)信號(hào)輸入端1D與所述第一初始時(shí)鐘信號(hào)輸入端1C相連接，以避免不同的IO端口和連線延時(shí)所引入的誤差。

實(shí)施例二

本發(fā)明提供了另一種D觸發(fā)器保持時(shí)間的測(cè)量電路2，用于測(cè)量輸出信號(hào)從低向高翻轉(zhuǎn)時(shí)D觸發(fā)器的保持時(shí)間，原理圖如圖4所示。所述D觸發(fā)器保持時(shí)間的測(cè)量電路2包括：第二輸入單元21、第二轉(zhuǎn)換單元22和第二輸出單元23。

具體的，所述第一輸入單元11包括反相器211、第二時(shí)鐘緩沖器212和兩條延時(shí)鏈，所述兩條延時(shí)鏈分別為第二數(shù)據(jù)延時(shí)鏈213和第二時(shí)鐘延時(shí)鏈214，所述第二數(shù)據(jù)延時(shí)鏈213的一端與所述反相器211相連，所述第二時(shí)鐘延時(shí)鏈214的一端與所述第二時(shí)鐘緩沖器212相連；具體的，所述第二數(shù)據(jù)延時(shí)鏈213和所述第二時(shí)鐘延時(shí)鏈214均為由q個(gè)緩沖器串聯(lián)形成的延時(shí)鏈，并且q為非零的正整數(shù)。

具體的，所述第二轉(zhuǎn)換單元22包括兩個(gè)電壓轉(zhuǎn)換單元，分別為第二數(shù)據(jù)電壓轉(zhuǎn)換單元221和第二時(shí)鐘電壓轉(zhuǎn)換單元222，所述第二數(shù)據(jù)電壓轉(zhuǎn)換單元221與所述第二數(shù)據(jù)延時(shí)鏈213的另一端相連，所述第二時(shí)鐘電壓轉(zhuǎn)換單元222與所述第二時(shí)鐘延時(shí)鏈214的另一端相連；所述兩個(gè)電壓轉(zhuǎn)換單元用于傳輸不同電壓域之間的數(shù)據(jù)。

具體的，所述第二輸出單元23包括第二D觸發(fā)器231和多個(gè)緩沖器，所述第二D觸發(fā)器231具有第二數(shù)據(jù)信號(hào)輸入端2311和第二時(shí)鐘信號(hào)輸入端2312，所述第二數(shù)據(jù)信號(hào)輸入端2311通過(guò)一個(gè)或多個(gè)緩沖器和所述第二數(shù)據(jù)電壓轉(zhuǎn)換單元221串聯(lián)，所述第二時(shí)鐘信號(hào)輸入端2312通過(guò)一個(gè)或多個(gè)緩沖器和所述第二時(shí)鐘電壓轉(zhuǎn)換單元222串聯(lián)；進(jìn)一步的，所述第二D觸發(fā)器231的輸出端連接一個(gè)緩沖器。

具體的，所述D觸發(fā)器保持時(shí)間的測(cè)量電路2還包括兩個(gè)電壓源(圖中未示出)，分別為第三電壓源和第四電壓源，所述第三電壓源施加于所述第二輸入單元21，所述第四電壓源施加于所述第二輸出單元22；其中所述第三電壓源的電壓值能夠改變，所述第三電壓源的最大電壓比所述D觸發(fā)器保持時(shí)間的測(cè)量電路2中緩沖器的擊穿電壓小，所述第三電壓源的最小電壓比所述D觸發(fā)器保持時(shí)間的測(cè)量電路2中緩沖器的域值電壓大。所述第四電壓源的電壓值固定不變。

具體的，所述D觸發(fā)器保持時(shí)間的測(cè)量電路還包括第二初始數(shù)據(jù)信號(hào)輸入端2D和第二初始時(shí)鐘信號(hào)輸入端2C，用于向所述D觸發(fā)器保持時(shí)間的測(cè)量電路輸入數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)。所述第二初始數(shù)據(jù)信號(hào)輸入端2D與所述反相器211相連，所述第二初始時(shí)鐘信號(hào)輸入端2C與所述第一時(shí)鐘緩沖器212相連。進(jìn)一步的，所述第二初始數(shù)據(jù)信號(hào)輸入端2D與所述第二初始時(shí)鐘信號(hào)輸入端2C相連接，以避免不同的IO端口和連線延時(shí)所引入的誤差。

實(shí)施例三

一種D觸發(fā)器保持時(shí)間的測(cè)量方法，用于測(cè)量輸出信號(hào)從高向低翻轉(zhuǎn)時(shí)D觸發(fā)器的保持時(shí)間，具體流程示意圖如圖5所示。所述D觸發(fā)器保持時(shí)間的測(cè)量方法包括如下步驟：

步驟S51：在第一數(shù)據(jù)延時(shí)鏈上增加n個(gè)緩沖器時(shí)D觸發(fā)器保持時(shí)間的測(cè)量電路的輸出信號(hào)首次發(fā)生翻轉(zhuǎn)；

步驟S52：調(diào)整第一電壓源的電壓值到達(dá)臨界狀態(tài)V_critical，所述D觸發(fā)器保持時(shí)間的測(cè)量電路的輸出信號(hào)未發(fā)生翻轉(zhuǎn)，在V_critical+ΔV時(shí)輸出信號(hào)首次發(fā)生翻轉(zhuǎn)，得到所述第一D觸發(fā)器的保持時(shí)間T_hold0，此時(shí)其中，ΔV為所述第一電壓源可調(diào)整的最小步長(zhǎng)，為臨界狀態(tài)V_critical時(shí)單個(gè)緩沖器的平均延時(shí)，為V_critical+ΔV時(shí)單個(gè)緩沖器的平均延時(shí)。

具體的，在所述第一數(shù)據(jù)延時(shí)鏈上增加緩沖器前，先將所述D觸發(fā)器保持時(shí)間的測(cè)量電路中的第一D觸發(fā)器的輸出設(shè)置為1，然后將所述第一數(shù)據(jù)延時(shí)鏈上的緩沖器從p級(jí)增加到p+n級(jí)時(shí)所述D觸發(fā)器保持時(shí)間的測(cè)量電路保持成功；然后調(diào)整施加在第一輸入單元上的第一電壓源，通過(guò)改變所述第一電壓源的電壓值來(lái)改變單個(gè)緩沖器的平均延時(shí)的平均延時(shí)的大小。當(dāng)對(duì)所述第一電壓源進(jìn)行調(diào)整時(shí)，會(huì)出現(xiàn)一個(gè)臨界點(diǎn)V_critical，此時(shí)在所述第一數(shù)據(jù)延時(shí)鏈上緩沖器為p+n級(jí)時(shí)，所述D觸發(fā)器保持時(shí)間的測(cè)量電路保持成功，在V_critical+ΔV時(shí)保持失敗，則D觸發(fā)器的保持時(shí)間T_hold0滿足：其中，ΔV為所述第一電壓源可調(diào)整的最小步長(zhǎng)，為臨界狀態(tài)V_critical時(shí)單個(gè)緩沖器的平均延時(shí)，為V_critical+ΔV時(shí)單個(gè)緩沖器的平均延時(shí)。

本發(fā)明提供的測(cè)量電路中D觸發(fā)器的保持時(shí)間不再跟緩沖器自身的延時(shí)相關(guān)，而是跟電壓可調(diào)整的最小步長(zhǎng)所引起的緩沖器延時(shí)差相關(guān)。具體的，在本發(fā)明目前所應(yīng)用的工藝條件下，1mv電壓變化所帶來(lái)的緩沖器延時(shí)變化為0.1ps，而單個(gè)緩沖器的延時(shí)為100ps左右。

實(shí)施例四

一種D觸發(fā)器保持時(shí)間的測(cè)量方法，用于測(cè)量輸出信號(hào)從低向高翻轉(zhuǎn)時(shí)D觸發(fā)器的保持時(shí)間，具體流程示意圖如圖6所示。所述D觸發(fā)器保持時(shí)間的測(cè)量方法包括如下步驟：

步驟S61：在第二數(shù)據(jù)延時(shí)鏈上增加n個(gè)緩沖器時(shí)D觸發(fā)器保持時(shí)間的測(cè)量電路的輸出信號(hào)首次發(fā)生翻轉(zhuǎn)；

步驟S62：調(diào)整第三電壓源的電壓值到達(dá)臨界狀態(tài)V'_critical，所述D觸發(fā)器保持時(shí)間的測(cè)量電路的輸出信號(hào)未發(fā)生翻轉(zhuǎn)，在V'_critical+ΔV時(shí)輸出信號(hào)首次發(fā)生翻轉(zhuǎn)，得到所述第二D觸發(fā)器的保持時(shí)間T_hold1，此時(shí)其中，ΔV為所述第三電壓源可調(diào)整的最小步長(zhǎng)，和為臨界狀態(tài)V'_critical時(shí)單個(gè)緩沖器和反相器的平均延時(shí)，和為V'_critical+ΔV時(shí)單個(gè)緩沖器和反相器的平均延時(shí)。

具體的，在所述第二數(shù)據(jù)延時(shí)鏈上增加緩沖器前，先將所述D觸發(fā)器保持時(shí)間的測(cè)量電路中的第二D觸發(fā)器的輸出復(fù)位為0，然后將第二數(shù)據(jù)延時(shí)鏈上的緩沖器從q級(jí)增加到q+n級(jí)時(shí)所述D觸發(fā)器保持時(shí)間的測(cè)量電路保持成功；然后調(diào)整施加在第二輸入單元上的第三電壓源，通過(guò)改變所述第三電壓源的電壓值來(lái)改變單個(gè)緩沖器和單個(gè)反相器平均延時(shí)的大小。當(dāng)對(duì)所述第三電壓源進(jìn)行調(diào)整時(shí)，會(huì)出現(xiàn)一個(gè)臨界點(diǎn)V'_critical，此時(shí)在所述第二數(shù)據(jù)延時(shí)鏈上緩沖器為q+n級(jí)時(shí)，所述D觸發(fā)器保持時(shí)間的測(cè)量電路保持成功，在V'_critical+ΔV時(shí)保持失敗，則D觸發(fā)器的保持時(shí)間T_hold1滿足：其中，ΔV為所述第三電壓源可調(diào)整的最小步長(zhǎng)，和為臨界狀態(tài)V'_critical時(shí)單個(gè)緩沖器和反相器的平均延時(shí)，和為V'_critical+ΔV時(shí)單個(gè)緩沖器和反相器的平均延時(shí)。

本發(fā)明提供的測(cè)量電路中D觸發(fā)器的保持時(shí)間不再跟緩沖器和反相器自身的延時(shí)相關(guān)，而是跟電壓可調(diào)整的最小步長(zhǎng)所引起的緩沖器和反相器延時(shí)差相關(guān)。

實(shí)施例五

一種單個(gè)緩沖器平均延時(shí)測(cè)量電路3，具體結(jié)構(gòu)請(qǐng)參照?qǐng)D7。所述單個(gè)緩沖器平均延時(shí)測(cè)量電路3包括：緩沖器延時(shí)鏈31及可變電壓產(chǎn)生電路(圖中未示出)；其中，所述緩沖器延時(shí)鏈31包括多級(jí)串聯(lián)的緩沖器；所述可變電壓產(chǎn)生電路向所述緩沖器延時(shí)鏈31施加一可變電壓，以測(cè)量在不同電壓下單個(gè)緩沖器的平均延時(shí)。

一種單個(gè)緩沖器平均延時(shí)的測(cè)量方法，具體流程示意圖如圖8所示。所述單個(gè)緩沖器平均延時(shí)的測(cè)量方法包括如下步驟：

步驟S81：測(cè)量信號(hào)穿過(guò)緩沖器延時(shí)鏈所需的時(shí)間；

步驟S82：將所述時(shí)間除以所述緩沖器延時(shí)鏈中緩沖器的級(jí)數(shù)，得到單個(gè)緩沖器平均延時(shí)。

具體的，可以通過(guò)調(diào)整施加在緩沖器延時(shí)鏈31上的可變電壓大小，以測(cè)量在不同電壓下單個(gè)緩沖器的平均延時(shí)。

實(shí)施例六

一種單個(gè)反相器平均延時(shí)測(cè)量電路4，具體結(jié)構(gòu)請(qǐng)參照?qǐng)D9。所述單個(gè)反相器平均延時(shí)測(cè)量電路4包括：反相器延時(shí)鏈41及可變電壓產(chǎn)生電路(圖中未示出)；其中，所述反相器延時(shí)鏈41包括多級(jí)串聯(lián)的反相器；所述可變電壓產(chǎn)生電路向所述反相器延時(shí)鏈41施加一可變電壓，以測(cè)量在不同電壓下單個(gè)反相器的平均延時(shí)。

一種單個(gè)反相器平均延時(shí)的測(cè)量方法，具體流程示意圖如圖10所示。所述單個(gè)反相器平均延時(shí)的測(cè)量方法包括如下步驟：

步驟S101：測(cè)量信號(hào)穿過(guò)反相器延時(shí)鏈所需的時(shí)間；

步驟S102：將所述時(shí)間除以所述反相器延時(shí)鏈中反相器的級(jí)數(shù)，得到單個(gè)反相器平均延時(shí)。

具體的，可以通過(guò)調(diào)整施加在反相器延時(shí)鏈41上的可變電壓大小，以測(cè)量在不同電壓下單個(gè)反相器的平均延時(shí)。

本說(shuō)明書(shū)中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見(jiàn)即可。對(duì)于實(shí)施例公開(kāi)的系統(tǒng)而言，由于與實(shí)施例公開(kāi)的方法相對(duì)應(yīng)，所以描述的比較簡(jiǎn)單，相關(guān)之處參見(jiàn)方法部分說(shuō)明即可。

上述描述僅是對(duì)本發(fā)明較佳實(shí)施例的描述，并非對(duì)本發(fā)明范圍的任何限定，本發(fā)明領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書(shū)的保護(hù)范圍。