技術(shù)編號(hào)：6126958
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種FPGA芯片的測(cè)試方法，特別是僅用四次配置就完成FPGA互連資源的測(cè)試方法。背景技術(shù) 對(duì)FPGA進(jìn)行測(cè)試的前提是對(duì)其進(jìn)行配置，設(shè)計(jì)多種測(cè)試電路并經(jīng)過(guò)多次配置-測(cè)試的過(guò)程才能實(shí)現(xiàn)有效測(cè)試FPGA。而配置一次FPGA的時(shí)間花費(fèi)比施加一次測(cè)試向量要多得多，所以提高FPGA測(cè)試效率的關(guān)鍵是在保證測(cè)試覆蓋率的前提下盡量減少配置次數(shù)。在FPGA的實(shí)際應(yīng)用中，故障發(fā)生于互連資源的概率遠(yuǎn)大于發(fā)生于其他邏輯功能的概率，因此研究互連資源的測(cè)試方法對(duì)提高FPGA的...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。